No defacto jsi popsal jak to ma prave byt v zen5 s tou cache, proto si asi na nej pockam a dam mu prednost pred Zen4.DOC_ZENITH píše: ↑pon 16. kvě 2022, 15:53 Možná to udělaj, ale je tu možnost že se tim dost střelej do vlastní nohy. Pointa té cache je že je jednotná a mohou do ní všechny jádra. Pokud se u AM5 nezmění princip práce chipletů a chiplet 1 defakto neuvidí do cache chipletu 2, tak její benefit bude diskutabilní a leckde na prd. Ono to má své důvody že 5800X3D vyšel tak jak je a nevyšel 5950X3D. Pokud spolu chiplety stále nebudou sdílet cache nedávalo by to smysl, mohem větší smysl by pak měla ňáká L4 přímo na northbdridge u mem controlleru.
Pekne je to popsano v tomto clanku.
https://diit.cz/clanek/amd-chysta-revol ... do-v-cache