Intel Core Ultra -U9 285K/U7 265K/U5 245K - infa, recenze

[ericc6464]

https://x.com/CapFrameX/status/1850261657555013653

Cyberpunk 2077 on Core Ultra 285K + RX 7900 XTX

Default core vs 6 + 8 config
Physically separated P- and E-cores
Up to 15% better lows!
Demanding scene with RT

[DOC_ZENITH]

Já si myslim že zde je problém v tom jak ty jádra Intel logicky seřadil z pohledu OS. To že máš Pcory rozhjázený mezi ecory a ne že prvních 8 je P a zbytek E dělá hroznej bordel pokud si SW řekne že chce bejt na prvních 8 mi threadech, no jo jenže mezi nimi jsou Ecory, tak jde herní výkon do háje.

[Natural]

AMD se ve stejných slajdech chlubila podporou AM4 ještě do roku 2025.

Čistá demagogie. Am4 resp 5800x3d je stále lepší jak tenhle Intel poděl.

[Mani]

To zas ne, 5800X3D neni lepsi jak "tenhle podel"

[Tralalák]

Ty jo nepředpokládám, že je to nějak synchronizovaný, ale kde se bere ten argument (nebo "cope"? že je to jako reset a "Zen moment" Intelu? Už to vidím snad po desátý, ale nedává mi to smysl. (Chápu snahu vidět na tom to dobrý a předejít takovýmu tomu absolutního odsouzení dle dnešní mentality "buť OMG mind blown revolution" nebo "worst uberfail ever" a nic mezi tím, tj. aby lidi hned nezačali s takovým tím že je Intel totálně mrtvej navždy a podobně... Ale ta asociace je prostě zavádějící.)

Tohle není vůbec novej začátek architektury ani konceptu. Jak velký, tak malý jádro mají jasnou kontinuitu z předchozích procesorů, tohle je zcela evidentní následník/next-gen jdoucí ve šlépějích Raptor Laku. Je tam pořád i ring bus. Je tam pořád podobnej čipset. Ani náhodou to není jako když přišlo AM4 radikální změna CPU se Zenem, kde byla úplně jiná architektura, jinej interconect jader uvnitř, myslím i jinej paměťovej řadič.

Oproti tomu Arrow Lake je něco úplně jinýho, Arrow Lake je "Ryzen 3000 Intelu". Prostě jenom aplikace čipletů na to, co měli v Raptor Lake + novej proces. (To odebrání HT je nakonec malinkatej detail, "nothingburger", IMHO nemá smysl vidět v tom paradigmatický změny a hlavně z toho nevyvozovat že se děje nějaká revoluce).
Co je podstatné, že z nějakých důvodů se aplikace čipletů moc nepovedla respektive vedla k hodně regresím a problémům. Proč? Kdo ví, ještě když měli jeden pokus nanečisto v Meteor Lake, kde si to všechno vyzkoušeli dopředu a viděli ty průsery jako je latence RAM a herní výkon. Možná to svědčí o disorganizaci Intelu a menších kumulujících se problémech všude možné, která se nabalují jako sněhová koule.

Když vyšel Buldozer a hledal se viník, tuším Charlie ze SA řekl, že je to "death by thousand cuts". Tím se myslí, že má spoustu různých problémů, které často jsou samy o sobě menší, ale když je jich hromada, tak se nabalí a dopadne to tak blbě, že už je to fatální. Chtěl bych upozornit, že Arrow lake určitě není ani Bulldozer moment Intelu, protože jak už jsem řekl, z pohledu architektury CPU, ale i toho ringbusu a tak je to pořád kontinuita s Raptor Lake, akorát se to nějak rozbilo na těch čipletech.

Ještě k jedný věci se to spíš dá přirovnat, vedle Ryzenu 3000(X). A sice k Rocket Lake. To taky převzalo koncept z Comet Laku a dalších předchůdců, mělo ringbus a mělo nový vylepšený jádro, ale všichni to dodnes nenávidí kvůli zklamání v herním výkonu (a spotřebě/teplu, protože to bylo 14nm, tam je rozdíl/opak proti Arrow Laku). Ten herní výkon byl způsobenej IIRC novým řadičem pamětí (u Rocket Laku začal ten Gear 1/2). Tohle vyloženě přiomíná Arrow Lake a jeho průser s čipletema, uncore a pamětma, na rozdíl od Zenu.

Takže závěr je, že nikde žádný resety ani nový začátky, jenom prostě nějak Intel nezvládá přechod na čiplety? Možná ne ani tak technologicky, ale kvůli problémům v organizaci, plánování a nějakým nastavením roadmap? Je to divný no.
Ten Ryzen 3000 zafungoval dobře napoprvý, přes zhoršení latence, asi mu pomohly velké L3 cache. (Intel má zdá se ale problém těžit ze zvětšování cache, to si všímám už od Tiger Lake. L2 cache se nafoukla z 512 KB na zatracené 3MB, ale o kolik se zlepšilo IPC a herní výkon? Zdá se, že Intel má problém s navrhováním vyšších levelů cache, trošku jako AMD před Zenem? Oni teda taky mají problém s efektivitou zvětšování šířky jádra a OoO Execution struktur, kdy konkurence od AMD má míň ALU, mnohem menší RoB, míň dekodérů (a mnohem menší jádro), ale dokáže z toho vytěžit stejný IPC. Neanalyzoval jsem si takhle Skymont, možná ten tyhle problémy nemá a půjde z něj udělat nové, lepší P-Core, kde tohle najednou vůbec nebude a tím pádem to s ním všechno bude lepší - štíhlý efektivní jádro jako Zeny.)

Sprav to a neskôr vzhliadneš lepší - štíhlý efektivní jádro P-Mont pardón Cove a la "Pentium-M moment" avšak tak ako Banias a Dothan ešte prídu Darkmont s Artic Wolfom a potom ďalši Paradigm shift v podobe mýtického stvorenia s hlavou a krídlami orla a telom leva, typicky zobrazované so špicatými ušami a s orlími nohami namiesto predných nôh ako Griffin ako polovičný orol a polovičný lev a kruh sa uzavrie...

Stále je to o tom istom veď len spomeňme ako to Jim Keller pred rokmi zhrnul keď opisoval Zen parafrázujem povedal som svojmu teamu, zoberieme to najlepšie DNA z oboch našich microarchitektúr, to najlepšie z veľkých a malých jadier a aj skúsenosťami s ARM a namiešaním tejto kombinácie vznikne tá správna alchýmia a bude to dobré.

[DOC_ZENITH]

Banias byl jen Tualatin se zdvojnásobenou cache a quad-pump FSB. Dothan poté další evoluce se shrinkem na 90nm + 2MB L2, pak ten shrinkli na 65nm a slepili 2 k sobě a bylo zde první Core Duo. Ale byl to stále starej P6 design ani to nebylo 64-bit, to byla až Core2. To že P6 s trochou evoluce a shrinků + s velkou cache byla good byl jen důsledek katasterofy Netburstu. Ale dnes Intel nemá žádnej backup plán, žádnej další team s jinou archjitekturou co by je vytahla z brindy. Ty tvoje Paradigm shifty začínaj být čím dál více mytické. Royal core je mrtvé, Atomy se zlepšily ale stále neuměj AVX512 a pod. Zen5 Epyc bude naprosto dominovat servery a v desktopu to prostě failnulo protože herní výkon je nic moc. End of story.

Co je smutné je že AMD si tuhle generaci zasloužilo dostat přes držku. Desktop ZEN5 fakt neni good. Narozdíl od Epyců nedostal novej vylepšenej northbridge s dvojnásobnou prostupností per chiplet, tzn nulovej boost v RAM což je herně brzdou. Je naprosto evidentní že celej chiplet je designovanej na server workload a server CPU dostaly novej northbridge. V desktopu nám hodili kost v podobě pro nás neoptimálního návrhu + zrecyklovali IODIE od ZEN4 která je brzdou, prostě je vidět že desktop je nyní minimální priorita. + Nezapomínejme na scam rename 800 chipsety. Samotná CPU pro desktop moc nepřinášej a Intelu stačil lehkej progres aby tuhle stagnaci předehnal, ale místo něj přišla naopak regrese. AMD tedy failnulo leč stále vyhrálo, fakt smutné.

[Tralalák]

AVX512 co to je á Intel AVX512 ok tak heureka future is Intel AVX10.2.
Bingo s tou mýtickosťou polovičného orla a polovičného leva a tam hľadajte časť teamu... V časoch Pentium M vsadili na izraelský team tak uvidíme ako im to dopadne tentokrát. Tak uvidíme ako to dopadne.

[DOC_ZENITH]

AVX10 je naprosté zoufalství, standard pro nic, standard kde features typu 512-bit vektory jsou volitelné. Jakej je rozdíl mezi tim a prostě nemít AVX512?

[Tralalák]

Zažil som oba režimi a preto dávam prednosť slobode tj. fakultatívnej voľbe pred obligatórnou, ale chápem, že starého koňa novým kúskom nenaučíš. Vtip je však v tom, že keďže to navrhovali aj z polovice kone a z polovice ľudia tak z toho vyšiel z polovice orol a z polovice lev - ostatne odveký ich súboj... Dobrú noc.

[DOC_ZENITH]

Intel je ten kdo posral AVX512. AMD ještě nic takového nemělo když to sám Intel začal fragmentovat. Některé Instrukce uměly jen některá CPU, některé jiné zase jen Xeony PHI, něco obojí, něco nic, chaos, bordel, v HEDT a serverech všude, nové architektury Ice-lake a SR zaměřené na efektivitu těchto instrukcí a pak dokonce 11 generace co to přinesla do consumer desktopu. Pak ale neschopnost intelu udělat scheduler pro big/litte je vyřadila u Alder-laku ač sám CPU je uměl. Naprosté fiasko a zůstalo to tak doteď. Pak AMD přišlo s vlastní impementací AVX512 která byla architecture wide, a Intel zpanikařil a přišel s AVX10 kde jsou ty samé features a jsou volitelné. Tzn přišel s novym názvem aby si mohl dát AVX10 na krabičku i když to 512-bit vektory neumí. AVX512 dopadlo pro Intel stejně jak AVX2 předtim. Intel to vymyslel a dokud tam byl sám tak dominoval. Pak ale přišel ZEN2 a AMD je vydrtilo v jejich vlastní hře. U AVX512 je nyní vydrtilo se ZEN5. Jak je vůbec možné že technologie Intelu dokáže AMD udělat lépe? A to všechen SW leze z Inteláckejch kompilátorů optimalizovanej pro jejich CPU a stejně dostávaj čočku.

[Tralalák]

Neriešte následok, ale príčinu/y.
Proste prestrelili "koplexnosť" Core/Cove architektúry veľkých jadier a nemali litografiu/e (byť v čase návrhov im dozaista bola sľubovaná), pričom AVX-512 bol toho len prejavom. Riešili to nie preto, že aj keď boli špecializovaní na malé Atom jadrá (v pláne mali Tremont reálne len Goldmont/Goldmont Plus), ale preto, že na základe predikcií to bola u nich jediná možnosť ako držať krok so Zen-mi a TSMC (čipletmi) a vznikla x86/x86-64 paradigmálna zmena big.LITTLE.
Vezmite si, že Tremont, (na ktorom stojí Gracemont/Crestmont a Skymont) nepodporoval ani AVX tj. končil na SSE4.2 kedy v tom čase Centaur implementoval do CNS AVX-512 keď ich Intel podporoval len na serverových jadrách Skylake-X/SP a a novších a Ice Lake (Sunny Cove) pričom AMD ich v tej dobe ešte ani nepodporovala, byť Centaur rozdeľuje AVX-512 hneď v dekódovaní na 2 uOPy nakoľko má len 256-bit. registre pričom aj tak to prinášalo výkonnostný benefit.

[DOC_ZENITH]

Ano, teď jsi na to kápnul, ty CPU na staně Atomů uměj AVX2 už od Gracemontu, tzn kdyby Intel fakt chtěl mohl jim dát AVX512 stejně jako ho má ZEN4 nebo Centaur, ala spřaženim dvou 256-bit instrukcí, ala na dva průchody, s minimálnim výkonnostnim benefitem ale je to supported.

Jsou tu 2 věci který nechápu. 1. Proč neudělali to viz výše. A za druhé i když ne, tak proč prostě nenechali AVX512 enabled na velkejch jádrech. U early revizí Alderů to šlo v biosu zapnout když si vypnul ecory, sám jsem to tak provozoval, ale mít v systému 2 CPU s různejma setama instukcí je možné, ne nemožné. Je to možné, sám jsem kdysi měl v jedný desce PII a PIII kde jen jeden z CPU uměl SSE a hádej co, běželo to, a SSE SW dokonce fungoval. Když to šlo v roce 99 teď by to nešlo? Šlo ale neschopnost. Už takhle museli spolupracovat s vývojářema OS na schedulerech pro správné využití big-little, tak proč tam prostě nedali "heterogení rozložení instrukcí". Stejně je to budoucnost, možná vzdálená, ale přijde den kdy budeme mít v PC různá jádra různejch architektur, třeba 8x x86 a 64 ARM jader a pod. Je to jen otázkou času.

[Tralalák]

Domnievam sa, že kocky boli natoľko hodené, že implementácia 256-bit registrov v dekódovaní na 2 uOPy (Gracemont má len 2x 128-bit a Skylake 4x 128-bit) by neprisiesla, želaný benefit nielen voči konkurencii či už vo výkone, ale aj spotrebe - efektivite. A aj preto je pre nich lepšie ísť cestou fakultatívnych SIMD AVX10.2 pri -Darkmonte/Artic Wolf. Ostatne AVX512 v desktope resp. mobilnom segmete je síce blink blink avšak veľmi preceňované. Žena má Ice Lake notebook z práce a ani netuši, že má AVX512 čo je môže byť jedno avšak aj keby to nevedela tak nerobí s aplikáciami, ktoré dokážu AVX512 využiť. Ja fungujem roky na pracovnom notebooku s Tremontom pri dennodennej práci a nikterak ma neobmedzuje, že nemá nie to ešte AVX512, ale ani AVX či AVX2 a končí pri SSE4.2. Z môjho pohľadu ak sa nato, ale pozerám tak ak nebol v návrhu samotných veľkých jadier problém s implementáciu AVX512 tak nevidel by som pri AL 6+0 procesoroch či vypnutých EC problém aby užívateľ (non BFU) mal k dispozícii AVX512. Hold nevydalo a veľký brat sa musí s týmto rozhodnutím dodnes vysporiadávať.

[del42sa]

Vyhnaný na krtev znamená že je komplet vyčerpaná frekvenční rezerva a to zde prostě je. Pokud ty CPU zdegradujou o 5%, tak budou stock unstable protože 5% je cca 300Mhz. Vyhnaný na krev to je, jen to díky TSMC nežere jak doteď.

Obecně, Intel ten herní výkon prohrál těma latencema do RAM. Cache latence jsou ok. Doteď prostě masivně těžili že L3/ringbus se točil mezi CPU jádry a mem controllerem a L3 byla takovou bránou do RAM. To zde neni. L3 je stále ringbus mezi všemy CPU jádry a je fast, ale mem controller je na jiné tile a to zabíjí ty latence. Tzn v hrách co jsou hodně latency sensitive to dostává čočku. To nejsou vcšechny, samotné IPC na thread je vysoké, prostupnost také a jsoutituly co maj rády spíš toto, ale u spousty je to opak a tam prostě Arrow lake krvácí. Upřímně, celkem se divim tomuhle konceptu, protože v celkem povedenejch Granite-rapids Xeonech se také používá tile design, ale mem controllery jsou součástí CPU die.

Proto se ještě více divim že Intel netlačil CAMM moduly, protože ty přinášej extra nízký latence CUDIMM přináší hlavně frekvenci a ta zde neni problém.

https://www.tomshardware.com/pc-compone ... imizations

Intel Panther Lake will allegedly reintegrate the memory controller into the compute tile — Nova Lake is expected to separate the two again with added optimizations

[Dithius]

Já si myslim že zde je problém v tom jak ty jádra Intel logicky seřadil z pohledu OS. To že máš Pcory rozhjázený mezi ecory a ne že prvních 8 je P a zbytek E dělá hroznej bordel pokud si SW řekne že chce bejt na prvních 8 mi threadech, no jo jenže mezi nimi jsou Ecory, tak jde herní výkon do háje.

Pockej pockej ono to neni takhle????




Jestli jsou ty E-Core, ob dva sety P-cory tak to je Fucked UP.

[DOC_ZENITH]

Je to tak jak ten Ericův post nahoře, P a Ecory se navzájem střídaj. Vidí to tak i HWinfo a různej jinej detekční SW. To jak si to přebere OS je dos na nich (MS se opět znovu nepředvedl) + biosu + mikrokódu, ala zdař bůh a doufej.

[Mafian277198]

Mysleli to dobře zřejmě kvůli chlazení, ale chce to pro použití roztřídit zvlášť, to snad zvládnou BIOSem atp, jestli neni zmršená nějak sběrnice kvůli tomu, že v cestě sou Ecore..

TVL jak já bych tam viděl radši 12P-core a na patici 1700

[DOC_ZENITH]

L3 Cache funguje ok, respt je taktovaná poměrně slow ale slyšel jsem že uncore takt jde docela dost ocnout a ano, zvedá to herní výkon. Největší bottlenck je latence do RAM.

[Elkim]

Odkud to máš? 3.9->4.2 GHz mi nepřijde dost. U 245K jde ještě cca o 200 MHz víc, tam jo.

[DOC_ZENITH]

To je více než jádro. OK, my bad myslel jsem že stock je 3,6 ne 3,9.