AMD FX-83xx, 63xx, 43xx -recenze, zkušenosti, rady

[ulver]

DOC_ZENITH, Hladis
Mate pravdu. Este teraz mam mraz na chrbate z toho, ze som bol tiez vlastnikom AM3+ dosky Asus M5A99X EVO. Ako doska to bola super, ale co z toho. Nastastie sa mi ju podarilo rychlo predat spolu s 965BE (C3). Moj povodny umysel bol kupit do nej AMD FX. Kto mohol vtedy vediet ze to s FX takto nehumanne dopadne ohladom vykonu.

[Joker182]

Nevim ale upřímně doufam že se z toho AMD vzpamatuje,i kdyby ho něli prodat čínským investorům,což teda Amerika nikdy nedopustí,ale aby byl Intel jedinej výrobce hi-end procesorů (i když teď už je) taky nejde,vždyť by pak ty ceny mohli bejt celkem neadekvátní...

[DOC_ZENITH]

Trh už konkurenčně dávno nefunguje. AMD neni konkurence, je to jak trh s GPU a HDD. Prostě už jsou tam 2 firmy aby úřady neřvaly a ty firmy nemaj zájem se vzájemně ničit. AMD už pro Intel dávno neni konkurencí, to i Nvidia a její výpočetní karty jsou pro něj větší konkurencí. A nejvíc se asi bojí ztráty dominance a zájmu o své CPU, aby se trh nepřeorientoval někam úplně jinam, nebojej se toho že by přišla AMD a začala jim krást x86 podíl, heh to fakt ne.
Ceny tomu taky odpovídaj, Intelv už se cenama AMd vůbec nezabejvá, nebo jste snad viděli Intel reagovat na cokoliv co AMD uvedlo? Já teda už leta ne.

[Joker182]

Je to tak,ale jenom proto že AMD nemá žádnou odpověď na i5 a i7,kdyby jí mělo a byly minimálně stejně výkonný tak už by se musel Intel dívat na ceny co má AMD,jenomže to tak neni...

[DOC_ZENITH]

Intel se na ně nedívá co vydal Core2. Nikdy nezlevňoval nebo tak, od té doby se už jen AMD přizpůsobovalo aby něco prodalo + výrobní kapacity AMD jsou prachmizerné, oni ani nemaj čim intel vytalčit. Kdyby najednou měli poptávku, nedovedou jí uspokojit.

Intel už teď vydělává na každém CPU šílené peníze, protože jeho výroba je efektivnější, je mnohem více masová, má mnohem více továren a vyrábí celkově mnohem levněji. Vezmi si že Celeron za 1100 má stejnej křemík jak I3 za 2800, a maj sttejnou výroibní cenu a i na tom Celeronu se vydělává, nemluvě o těch mobilních CPU které bejvaj ještě 2x více předražené.

Poslední CPU kterej Intel zlevňoval a musel se u něj dívat na konkurenci byla P4 Prescott.

A to se ještě dá říci, že Intel neni hamižnej. Za akceptovatelnou cenu si domu odneseme fajn CPU. Třeba u disků kde zbyli už jen 2 velcí hráči to dopadne tak že se vymluvíme na povodně, skokově se zdraží na dvojnásobek, ani jeden nemá zájem zlevňovat a zákazník má prostě smůlu.

Tady už jsme prostě došli do konečného stádia kam kapitalizmus vede, už nám nefunguje konkurenční prostředí, systém už neni zdrojem pokroku ale úpadku a zpomalení pokroku. Čím dříve se to zhroutí, všechny patenty se rozkradou a bude takovej menší "reset" tím lépe.

[Trovaricon]

Nikde clovek nenajde zmysluplne testy v .Net, alebo v Jave (V minulosti na EH Sandra .Net test sice nebol velmi realnym obrazom, ale bol k dispozicii aspon nejaky test). Ak by bol zaujem zo strany ludi testujucich HW, tak by som nejaky "benchmark suite" mohol pripravit.

Ma niekto skusenosti s (ne)funkcnostou Bulldozer/Piledriver CPU na GA-970A-UD3 ?

Spotreba vseobecne ale aj vs. FX8150 sa medzi recenziami vyrazne lisi. Jasne, v kazdej recenzii je to pri inych ulohach, ale to objasnuje len rozdiely voci inym architekturam, nie vsak voci Bulldozeru. To su tak obrovske rozdiely medzi CPU, alebo kazda doska si pere do CPU napatie podla nalady ?

[DOC_ZENITH]

To je zrovna to co jsem testoval ta GB. Dle mého názoru funguje s poslednim biosem parádně. Nezapomeň vypnout C6E a APM master mode. Ale asi to nebude top desky na ňáké mega OC.

A také jsem netestoval jestli během OC stále bude fungovat CnQ.

[webwalker]

Tou nejhorší věcí na BD uarch je prostě spotřeba v load! Ta je prostě proti Intelu zoufalá.

Aplikační (neherní) výkon je dost dobrý a kdo říká něco jiného je blázen.

U her je to však, navzdory velkým ziskům u Vishera, celkem bída:


@Trovaricon: Vzhledem k příchodu Win8/WinRT by testování v .NET (managed code) opravdu nebylo od věci.

[del42sa]

myslím, že to bude těma FMAC. Ve specifických úlohách je to velice výkonné řešení, ale kdyby AMD přidala k těm dvěma velkým FMAC pipelines (teď 2x128 bit do budoucna doufejme 2x256 bit) další dvě malé dedikované klasické FPU pipeline (FADD a FMUL ), tak by to na výkonu bylo znát IMHO.

[yuri.cs]

Zadne dalsi FPU pipeliny s nejvetsi pravdepodobnosti nepridaji.

Kdyz se na to clovek podiva, tak maji spis problem nakrmit ty stavajici. SR: -1 SIMD ALU, zvetsena L1I, lepsi BPU, dispatch 5 misto 4 uops/thread, tak nejak dvojty dispatch - 'ops to both cores every cycle' (coz AFAIK docela popira obsah toho GCC patche), atd.

Jejich cilem musi byt hlavne vykon/W - notebooky a spol. Tudiz zestihleni FPU, dynamicka L2, optimalizace frontendu, buffery, vypinani casti SIMD jednotek pri skalarech, atd.

[DOC_ZENITH]

Ale to by byl přesně opačnej směr než jde intel. A ten zatím dost vede co se týče výkon vs spotřeba. Nemá smysl osekávat a zeštíhlovat architekturu, protože větší složitější čip s lepšim IPC bude mít vždy navrch, nepotřebuje totiž k danému výkonu takové takty, a CPU s menší frekvencí a lepšim IPC vždy vyhraje, v historii vždy vyhrál, a Intel je přesvědčenej že tomu tak bude nadále, Haswell rozšiřuje sběrnice do cache, tlačí na lepší IPC. BD architektura se musí zbavit největšího výtopu = mizerné a slow cache, ořezat je, malá a rychlá cache je lepší než velká a latentní. A pak se můžeme začít bavit. BD je v současnosti u některých modelů neuchladitelnej s bosem, což je kritická situace.

Od prolomení 3Ghz už frekvence roste jen pomalu a nad 4Ghz nastává peklo, fyzikální zákony prostě taktům zabrání, cesta za co nej IPC je tudiž jediná logická.

[del42sa]

to zeštíhlování FPU má smysl jedině tehdy pokud AMD (konečně) použije ony HSA features ve svých APU. Tak aby tam ta grafika nebyla z 90% jen jako zobrazovadlo a 3D akcelerátor her. V opačném případě by to byl nesmyslný krok IMO. Stačí se podívat jak hodně "wide" je jádro Haswellu. Přesto se Intelu daří spotřebu držet na velice nízké úrovni. Osobně si nemyslím, že by samotné přidání jednotek/pipelines do Steamrolleru /Excavatoru tak drasticky zvedalo sptřebu. Jde jen o to, mít dostatečně chytrý power management a naučit se ty (zrovna) nepotřebné částí vypínat. Něco z toho už v Steamrolleru bude, jako dynamická L2 cache, zdvojený dekode + lepší Thread/FPU feeding/dispatching, INT/AGU "4 way", atd. Změn bude určitě více než u PD, ale pořád ve vzduchu zůstává viset otázka. Bude to stačit ??? AMD navíc teď čeká poměrně významný přechod na nižší výrobní proces (28nm) a do dvou - tří let doufejme 20nm Fin-FET. Nic tedy (alespoň teoreticky) nebrání AMD v určitém návrhovém "rozletu".

[yuri.cs]

Zadne "by". To co jsem vyjmenoval to je vicemene potvrzeny smer SR. AMD ma 2 FPU a 2 ALU pipes = 4 vypocetni jednotky na jadro. Intel ma 3 mixed porty. S LSU to je AMD 2 FPU, 2 ALU a 2 LSU; Intel 3 mixed porty a 2 LSU.

3 IPC K7 vs 2 IPC Jaguar. To bude zajimave porovnani. Itanium Poulson ma IPC = 12, HW = 4. Bude HW pomalejsi? Nebude.

Intel si pridavani vseho mozneho muze dovolit - ma 100nasobny kapital na optimalizaci vseho. Viz cache design.

[DOC_ZENITH]

No uvidíme, já jsem nejvíce zvědavej na Haswell. Co jsem viděl ty zprávy, tak těch změn, vylepšení a rozšíření na pipeline je více než kolik jich bylo od Nehalemu do IB dohromady. Vše je na papíře širsší, efektivnější, větší. Čekám tedy posun ve výkonu na tak větší než na kterej jsme byli zvyklí teď. A u mobilních toho zase využijou k underclokcu /undervoltu a ještě většímu výkonu na takt.

Spotřeba čekám že v desktopu bude vyšší jak IB. Nemůžou takle boostnout jádro a donutit ho aby žrálo méně, to by byl zázrak a ty se moc nedějou. TDP si mysli mže se vrátí na 95W.

[webwalker]

@yuri: Já ti nevím. Propustnost 4 instrukce dnešních cpu je sice dostatečná, ale pokud máš málo exekučních jednotek pro odeslání uops, stejně všechny ty 4 instrukce neprotlačíš (třeba, když jsou všechny INT nebo FP). Nebylo by lepší jít cestou ala nVidia Kepler a "nasrat" tam co nejvíce "jednoúčelových portů"? Bylo by jich sice hodně, za to by byly jednodušší a které by se nepoužívaly, byly by vypnuté? Třeba 4INT+4FP+4SIMD? Propustnost 4 na sobě nezávislých instrukcí by byla zaručena jak při mixovaném tak při nemixovaném kódu. Imho

PS: Intel porty taky zvýšil a ARM je u A15 také zvyšuje z 5 na 8 (tuším).

[Eddward]

Doc, TDP skutocne pojde spät na 95W podla starsich leaknutych slajdov

[yuri.cs]

Pridavani portu by tady melo byt slozitejsi nez jednoduche GPU-like ALU kvuli OoO, vecem jako jsou forwardingy, bypassy, renamingy, atd. Bez vyuziti tehle veci totiz vlastni ALU muze byt pomalejsi nez jina, ktera dostava data ihned diky feature XY.

Jsou tam velike naroky na fyzicky navrh - zpozdeni, kapacitance, etc. Viz '40-Entry Unified Out-of-Order Scheduler and Integer Execution Unit for the AMD Bulldozer x86-64 Core'

S hruzou vzpominam ba cmaranici jednoduche forwarding network u MIPSu z 80. let, takze s jistotou nic netvrdim a budu jenom rad, kdyz to nekdo opravi/doplni.

[webwalker]

@yuri: Imho jde o to, že dojde-li k nějakým masivnějším výpočtům jednoho typu a u BD máš rozložení ALU 2+2+2, bude to vždy o třetinu horší než u Intelovkého 3 x naportovaný mix. U SR navíc jedna SIMD někam zmizela (možná ji naportovali na FMAC, nevím).
Dneska Vishera drží nad vodou vysoké frekvence a hodně "jader". Problém je v tom, že pokud do budoucna už žádný nonAPU SR nebude a u budoucích PC bude spotřeba zřejmě hodně důležitým faktorem, o obě tyto "výhody" AMD přijde. Do APU se asi těžko vejdou 4 moduly s 8 "jádry" a i frekvence asi budou muset držet při zemi. Takže co s tím?

[yuri.cs]

AMD si zvolila striktne oddelenou FPU s mixem FP a INT jako prioritu. Duvod? Vyplivla jim to nejaka chytra vahova funkce v profileru/symulatoru. To same u designu cache, sdileni prostredku, atd.

Byly parametry nastaveny ok? To tezko rict. Nejspis ale ne, kdyz uz ve 2. iteraci pridavaji 2. dekoder, zvetsujou cache, atd. a jeste to uvadi jako velke vitezstvi...

===
SR je zamerenej na spotrebu. Vykon bude zas o neco lepsi. Na SB nebo nedejboze IB to stacit nebude, ale dohnat Nehalem by bylo po letech prijemny.

[webwalker]

Jj, rozumím. Jen jsem chtěl říct, že by nebylo od věci ALU spíše přidávat třeba alespoň 3+3+3 a nevytížené vypínat.
Uvidíme, každopádně u SR APU budou muset přitlačit jak na IPC, tak i na výkonu modulu jako celku (aby ztráty výkonu při druhém threadu byly minimální).

PS: Možná, že až budou mít ty dva oddělené dekodéry tak zjistí, že by bylo dobré mít i dva fetche
Když teď koukám na ten nový ARM A6 od Apple, Kellerovi věřím čím dál víc, uvidíme s čím (kým) ještě přijdou na tu tiskovku 29.10