Zajimavy, podle vseho se L2 cache stahne na 512kb a spis se bude co do velikosti preferovat L3 cache...
Nevite nahodou, jak jakou presnou roli tam hraje L3 cache?
Moderátoři: flanker, Eddward, Baneshee
Nekde sem videl popis jak se bude pracovat s L2 a L3 a tam bylo psano, ze do L3 by se melo nahravat ciste jen to, co bude potrebovat jine jadro, tzn. ze to bude mit vyznam jen a pouze v Multithreaded aplikacichgerimo píše:Zajimavy, podle vseho se L2 cache stahne na 512kb a spis se bude co do velikosti preferovat L3 cache...
Nevite nahodou, jak jakou presnou roli tam hraje L3 cache?
To zni zajimave, tedy muzeme cekat o dost lepsi vykon v multithread aplikacich a v jednojadernych to bude imho taky o dost lepsi. Myslim, ze AMD64 neni vubec spatna architektura, pouze uz stara, takze pokud tam inovuji nektere veci, muzeme cekat master vykon... Tedy pouze za predpokladu, ze to nesprasi..rochne píše:...
Lazovak píše:jj taky se bojim toho ze desktopove varianty se dostanou na trh az v pozdnim podzimu
A K10 architektura bude AM2+ a bude pokracovat na AM3? Ale AM3 bude asi az na buduci rok alebo ako to vlastne je? Uz tie patice tolko obmienaju ze mam z toho trochu gulasLibang píše:ano DDR3 = AM3
v Q3 2007 maji vyjit CPU na sAM2+(zpetne kompaktibilni se sAM2)MichiGen píše:A K10 architektura bude AM2+ a bude pokracovat na AM3? Ale AM3 bude asi az na buduci rok alebo ako to vlastne je? Uz tie patice tolko obmienaju ze mam z toho trochu gulasLibang píše:ano DDR3 = AM3
Proto to nebylo v roadmapach, protoze to je "nejdrive" a to neznamena nic jineho "nejmene pul roku po ..."wector píše:Ale jo, AM3 je plánovanej "nejdříve na začátek roku 2008", pokud se dobře pamatuju. Ale jedna věc je socket a cpu, druhá cena pamětí, které budou ze začátku dost mastné.
V obou pripadech se jedna o 240pinove moduly. Imho by nemel byt problem aby to na nejakem systemu ty pametove radice prepinalo podle potreby (bios). Ale ke zpravam o dualnosti pametove radice sem spis skepticky.EfineSS píše:Ze clanku vyplyva ze K10 vyrobene 45nm by mely prijit zaroven se s. AM3, procesory pro tento socket budou udajne osaditelne i do s. AM2+. Napada me tedy otazka, jak bude AMD resit stavbu pametoveho radice ma-li podporovat jak DDR2 tak DDR3 pameti? Prece jen bude potreba odlisny pristup..