NI měly být vyráběné na 32nm procesu. Protože byl zrušen, přepracovala je ATi pro 40nm proces a vydala pod kódovým označením SI.
Včera jsem vytáhnul křišťálovou kouli a přišlo mi, jako bych tam něco zahlíd...
Když ATi vydala R600 (320 SPs, 16 TMUs) a plánovala jejího násutpce, měl mít o 50% více jednotek. Při návrhu RV770 se ale povedlo dost věcí zefektivnit, takže se už počítalo s dvojnásobkem (640 SPs, 32 TMUs). Krátce před dokončením návrhu se rozhodli přidat side-port, ale protože se na čip už nevešly další kontakty (pads), kterými by se tahle sběrnice dala vyvést ven, rozhlodli se čip malinko zvětšit přidáním ještě dvou SIMD bloků (tzn. +160 SPs +8 TMUs) na celkových 800 SPs a 40 TMUs.
Front-end čipu a multifunkční interpolátory byly ale od začátku navržené na 640 SPs a 32 TMUs, takže v některých situacích ty dva přidané SIMD bloky nedokázal čip zcela efektivně využít.
Pak přišla generace RV800, vzala v podstatě jádro RV770 jako základní stavební blok. Pro RV840/HD5700 použila blok jeden (800 SPs / 40 TMUs) a pro RV870/HD5800 použila bloky dva (1600 SPs / 40 TMUs). Nedostačující výkon multifunkčních interpolátorů byl vyřešen tím, že byly zrušené a jejich funkci převzalo unifikované jádro.
Co zřejmě zůstalo bez výraznějších změn, byl front-end čipu. Podle nedávných testů R8xx na EN.INPAI.COM.CN totiž na
herní výkon nemá příliš vliv, zda je v bloku 800 SPs / 40 TMUs, nebo 640 SPs a 32 TMUs. Jakoby čip tu část, která byla v době RV770 přidaná na poslední chvíli, neuměl efektivně využít.
Pak přišlo na Northern Islands. 32nm proces (oproti 40nm) umožňuje čip "zvětšit" o 50% (resp. zvýšit počet tranzistorů o něco přes 50%), se zachováním rozměrů. 40nm RV840 má 170mm². Její nástupce na 32nm o 170mm² by pojal o 50% tranzistorů víc, takže logický závěr by byl čip s 1200 SPs a 60 TMUs. Jenže jak to provést, když má blok 800 SPs a 60 TMUs? Nejjednodušší cesta by byla blok zmenšit na 640 SPs + 32 TMUs a takové bloky použít dva. Neslo by to s sebou navíc i tu výhodu, že by se z bloku odstranily ty dva SIMDs, které spíš než výkon pouze zvětšovaly čip. K tomu použít 16 ROPs, 128bit sběrnici a nástupce HD5700 je na světě.
Jenže 32nm proces byl zrušen a ATi musela své návrhy přepracovat na 40nm. Ze 170mm² čipu se tak stává 265mm², což umožňuje i použití 256bit sběrnice. Zda se se sběrnicí stejně zvýšil i počet ROPs ze 16 na 32 není jasné, ale spíše asi ne, protože už takhle je čip výrazně větší, než bylo původně plánované.
Otázkou zůstává výkon. Pokud by zmenšení bloku nemělo negativní vliv na výkon (resp. mělo - v rámci těch asi 2%), pak by jádro + sběrnice měly mít výkonnostní potenciál blízký HD5870, ale s mírnou limitací ze strany ROPs. Samozřejmě by záleželo i na frekvencích, ale dalo by se říct, že by karta mohla mít výkon zhruba asi jako HD5850 nebo GTX460. Pro ATi by to znamenalo přibližně o 60-70mm² menší čipy pro stejný výkonnostní segment, pro nVidii by to znamenalo, že by s 365mm² GF104 výkonnostně konkurovala o 100mm² menšímu čipu. Pro zákazníky by to mohlo znamenat konečně vůbec nějaké snížení cen, možná i menší snížení spotřeby a hlučnosti.
čipy by pak byly:
Barts (2 bloky po 640 SPs + 32 TMUs): 1280 SPs, 64 TMUs, 16 ROPs, 256bit
Cayman: (3 bloky po 640 SPs + 32 TMUs): 1920 SPs, 96 TMUs, 32 ROPs, 256bit + 6GHz GDDR5 (možná lehce podtaktované)
Antilles: (2x podtaktovaný Cayman): 3840 SPs, 192 TMUs, 64 ROPs, 2x 256bit (případně s malým množstvím deaktivovaných jednotek).
Co jsem popsal, je v podstatě nejjednodušší řešení situace. Jen tam nějak nezbyl prostor pro změnu 5D ALUs na 4D
[upozornění pro rýpaly: tohle je spekulace, nikoli zpráva z důvěryhodného zdroje]