PCTuning fórum

Oooooooch, oh!

Schéma, které web zveřejnil, totiž popisuje čip ze čtyřmi nebo šesti jádry, přesněji řečeno dvěma až třemi moduly architektury Steamroller (čili parní válec). Vzhledem k tomu, že jednomodulové APU Trinity působí dnes přece jen značně slabě, dávalo by jejich opuštění smysl (navíc se ještě mohou nějakou dobu v klidu doprodávat, budou-li s Kaveri kompatibilní). Nahrazení dvou a čtyřjádrových modelů čipy o čtyřech a osmi jádrech by značně podpořilo výkon CPU těchto procesorů, byť by se to týkalo jen vícevláknových úloh.
Nové informace z BSN* také již hovoří o tom, že by se na čipu měl vedle řadiče pro GDDR5 nacházet i řadič pro paměti DDR3/DDR3L. Je-li tomu tak, bude APU nakonec asi konvenčně řešený čip, a GDDR5 bude zřejmě integrováno v jeho pouzdře.


více na:
http://extrahardware.cnews.cz/bude-kave ... eamrolleru

kéž by to byla pravda

mohla by...s těmi pamětmi pro iGPU to myslím je jisté

BS(N) tvrdi, ze se na NDA dev ftp objevilo pdfko s 'Preliminary BIOS and Kernel Developer's Guide for AMD Family 15h Models 30h-3Fh Processors'. Pak to vsechno dava smysl - s tim, ze uvazujeme prostor pro chyby a preklepy.

AMD Family 15h Models 30h-3Fh (Family 21 Models 48-63) ~ bdver3 ~ Steamroller

-2-3 moduly (4 obdelnicky je zrejme jenom relikt Models 10h-0Fh)
-nema HT
-nema L3
-na diagramu neni pripojena DDR3 k NB(!)

-Store to load forwarding optimization
-Dispatch and retire up to 2 stores per cycle
-Improved memfile, from last 3 stores to last 8 stores, and allow tracking of dependent stack operations.
-Load queue (LDQ) size increased to 48, from 44.
-Store queue (STQ) size increased to 32, from 24.
-Increase dispatch bandwidth to 8 INT ops per cycle (4 to each core), from 4 INT ops per cycle (4 to just 1 core). 4 ops per cycle per core remains unchanged.
-Accelerate SYSCALL/SYSRET.
-Increased L2 BTB size from 5K to 10K and from 8 to 16 banks.
-Improved loop prediction.
-Increase PFB from 8 to 16 entries; the 8 additional entries can be used either for prefetch or as a loop buffer.
-Increase snoop tag throughput.
-Change from 4 to 3 FP pipe stages.

->zdvojnasobili store throughput na 2x128b/takt(?), prefetch buffer, BTB, atd. Cili pocitaji s razantnim narustem operaci. SR vypada na rozdil od zmen v PD zajimave.

tak PD byl refresh, SR je "nová" architektura...

3M6C+8CU+GDDR5 vyzera velmi dobre, ale cena nebude najnizsia a TDP 45W by sa tiez hodilo. 3 moduly by pomohli v hrach celkom vyrazne.
http://extrahardware.cnews.cz/recenze/t ... trana/0/10

P.S. preco ma FX-6300 az take dobre vysledky vs FX-6100?

edit: zabudol som na vylepsene jadro, vdaka.

protože to jádro Piledriver má větší IPC nárust než měl třeba SB na IB. Nárusty byly vyšší než je u refresh architektury běžný a nejvíc se to projevilo v hrách, kde takt na takt podává třeba o 10-15% vyšší snímkové frekvence. BD totiž měl i nějaké bugy a částečně byly odstraněny u Vishery.

http://extrahardware.cnews.cz/testy/pil ... takt-4-ghz

tak ono 3CU (ebentuálně 4CU) SR APU bude pouze v případě A10. Je možné, že u A4, s 1 či 2 CU ani GDDR5 nebudou osazeny a bude to hardwarově vyplé a komunikace bude jen přes ddr3?

No zatím vypadá SR opravdu dobře.. Jsem zvědavý jestli zůstane celou dobu na 28nm bulk procesu nebo použijí i FD SOI a jak se to podepíše na spotřebě a OC ?

Kombinacia FX6300+HD7750 stoji ~217€ v Alze, takze teoreticke APU 3M6C+HD7750+GDDR5 by mohli predavat za 170-187€ co by bola vyborna cena podla mna, pricom vykon CPU by podla vsetkeho mal byt lepsi(~10-20% ). Na porovnanie A10-5800K stoji len ~115€. Podla mna by taketo Kaveri nebolo o moc vacsie(~260mm^2 ) na 28nm procese ako Trinity, takze AMD by zarobilo o dost viac aj pri pouziti GDDR5.

zázrak to určitě nebude, ale FD-SOI by tomu mohlo dát def. takty klidně na 4,5GHz, pokud to architektura ustojí

Neprodraží o něco prodej právě použití pamětí gddr5? Je to funkčně supr věc, ale cenově to zákonitě musí zvýšit náklady než iGPU bez pamětových čipů. Kolik jich tam bude? Já bych to viděl na 1 nebo 2GB, což by měla bohatě stačit (snad i ten 1GB). Je možný, že pouze A8+A10 budou mít tyto čipy a A4/A6 budou mít grafická jádra jiného typu komunikujících standartně s DD3.

Ale souhlasím s Maorem, chce se to držet při zemi. Jedno zklámání bylo před více než rokem a půl. Lepší být příjemně překvapený (jako v případě Vishery). ALe takty kolem 4-4.4 GHz by mohly být realitou, stačí vidět takty téměř vydaného Richlandu.

Tu je skor dolezitejsi narast IPC alebo pokles Frekvencie su uz prilis vysoke aby sa prejavili na vykone vyraznejsie, +5% vykonu vdaka taktu a mozeme byt radi.

Ze by ty GDDR5 cpali pod heat spreader jako MCM? To by bylo dost nekonvencni - nova architektura, novy vyrobni proces, MCM, PCIe 3, ... Prilis inovaci v jednom baleni.

Jako docela solidni reseni se nabizi prodavat vse krom A10/A8 s aktivovanym DDR3 radicem a pro nejvyssi modely povolit GDDR5 ve 'FM3'. Byla by to premium APU trida s vyssi cenou, ktera by se hodila do benchu proti nejvyssim Intelum.

Trhlina tehle teorie je ta, ze ani pul roku pred vydanim neexistuji GDDR5 DIMMy a omezena kapacita pri 4Gb.

Rozuzleni bude stat za to - treba vse zustane pri 2400+MHz DDR3.

já myslím, že to skutečně bude v pouzdru.PCIe 3.0 je jinak to nejmenší, jelikož i Trinity ho může umět a prý už Zambezi v sobě měl místo na PCIe řadič.

také mám ten názor, že MCM balení s GDDR5 pamětí je tím nejschůdnějším řešením a není to ani nic tak nového, ATI už to používala dávno... Rozhodně je to levnější než EDRAM.



Já tomu ře GDDR5 bude použita jako operační paměť moc nevěřím. Dává to mnohem větší smysl tak jak to popsal NO-X.

přesně tak, GDDR5 bude čistě pro iGPU.

tak to iGPU bude mít k dispozici jak operační, tak tu svou, dovede tohle AMD nějak řídit? Myslím to co se bude ukládat kam a co se bude odkud tahat, protože pokud ano, bude jim stačit fakt málo, třeba i 256MB GDDR5 a navýšení výkonu bude i tak dost znát. Ono jim asi nepůjde o to uspokojit nároky na propustnost za každou cenu, nakonec u Trinity i s 2400MHz modulama (cca 39GB/s) bych řekl že by to v některých situacích ještě i na základnim taktu popolezlo ve výkonu kdyby byla ta propustnost vyší.

to je podle mě zbytečné, ne? Pokud osadí napevno 1 GB, pak je to naprosto dostačující pro grafiku takového segmentu.

@ARG: podle mě bude GPU i nadále sdílet DDR3 paměť s CPU pro účely HSA ( x86 64-bit virtual address space ) nikoliv jako tomu bylo doposud, kdy CPU mělo vyhrazenou svoji část a GPU svoji. (CPU nemohlo číst data z GPU části a naopak )

viz starý příspěvek

GDDR5 bude použita imho jen jako GPU 3D booster, protože i ty nejrychlejší DDR3 paměti v dual channelu pořád představují pro GPU úzké hrdlo. (ale můžu se mýlit)

Update 1: zdá s že v notebookách budou existovat SO-DIM sloty s 256 piny vzájemně zaměnitelné s DDR4 a GDDR5 paměťovými čipy. Vyvinuty speciálně pro nová APU ? (Small Outline Dual Inline) Potom by ovšem platilo, že použití jednoho nebo druhé typu pamětí se vzájemně vylučuje jak napsali na BSN... (leda že by bylo slotů více a byly nezávislé)

http://semiaccurate.com/forums/showpost ... stcount=67

http://www.jedec.org/standards-documents/docs/so-018a

http://www.jedec.org/standards-documents/docs/mo-310a01

update 2: 3Dcenter tvrdí, že Kaveri má mít řadič DDR3 a DDR4 nikoliv GDDR5 (i když SO-DIMM budou pinově kompatibilní s GDDR5)

http://www.3dcenter.org/news/amds-kaver ... controller

takže:

DDR3: patice FM2 DDR3/2133 Mhz
DDR4: patice FM3 DDR4/3200 Mhz

http://www.xbitlabs.com/news/cpu/displa ... _2013.html
Advanced Micro Devices has released a presentation for investors that puts the launch of the new Steamroller micro-architecture in 2013. While the company did not unveil what chips will feature Steamroller high-performance x86 cores this year, it implied that the new generation of server-class Opteron chips will be based on Steamroller, the micro-architecture AMD puts a lot of hopes on.

Moje domněnka je taková, že se snad nějakého paper launche APU Kaveri dočkáme, nejspíš se bude jednat o notebooky a pozdji o desktop s plným předsavením na CES2014 v lednu. Pokud bude i nějaké monstrum Steamroller FX, pak ho odhaduji až na přelom H1/H2 2014, dříve stěží.