PCTuning fórum

Hm 64 rops Takze se ani nesnazili odstranit bottlenecky.Proste portli vegu 64 na 7nm.

del42sa píše:napojení ROP´s na memory controller jasné nebylo a IMHO se ani z těch schémat vyčíst nedalo

Já myslel že je to jasné už od začátku roku 2017

AnandTech píše:AMD has significantly reworked how the ROPs (or as they like to call them, the Render Back-Ends) interact with their L2 cache. Starting with Vega, the ROPs are now clients of the L2 cache rather than the memory controller, allowing them to better and more directly use the relatively spacious L2 cache.

Právě proto se spekulovalo o zdvojení počtu ROPs na jeden cluster.

Krteq píše: Já myslel že je to jasné už od roku 2016

AnandTech píše:AMD has significantly reworked how the ROPs (or as they like to call them, the Render Back-Ends) interact with their L2 cache. Starting with Vega, the ROPs are now clients of the L2 cache rather than the memory controller, allowing them to better and more directly use the relatively spacious L2 cache.

jasné to není, protože L2 je přece přímo napojená na paměťový řadič a jehož jsou právě ty ROP´s klientem nebo ? U vegy to nebylo zcela jasné (doteď). Věta kterou cituješ jen vychází z nějakého předpokladu autora článku a není to žádné technické info od AMD...

Jasné to bylo jedině u předchozích architektur, kde jsou ROP´s na zcela jiném místě než u VEGY....
Pokud tys to byl tedy schopen z takového vágního schématu vyčíst Krtku, tak to seš borec. Já to nedokážu

HEAD píše:Hm 64 rops Takze se ani nesnazili odstranit bottlenecky.Proste portli vegu 64 na 7nm.

o port se určitě nejedná

HEAD píše:Hm 64 rops Takze se ani nesnazili odstranit bottlenecky.Proste portli vegu 64 na 7nm.

Tak to si mal naznacene asi uz na tej prezentacii vykonu od AMD ze to nieje ziadna slava takze to tak s najvacsiou pravedpodobnostou asi bude. Zaujimalo by ma skor kde vzali ten prezentovany narast vykonu vo Falloute.

https://cdn.videocardz.com/1/2019/01/AM ... bZ1PWlcOxk

tady jasně vidíš jak byly ROP´s připojné dříve a jak u Vegy, přičemž vůbec není jasné právě to jako je L2 připojena k High Bandwidth cache controlleru a tím pádem k pamětem



V obou případech jdou data z rasterizérů do paměťového řadiče a pak do připojené paměti, jen u Vegy jdou přednostně nejdříve do (velké ) L2 cache

Finally, AMD is connecting Vega’s ROPs directly to its L2 cache. This will boost performance in games that use deferred rendering because it allows the GPU’s render backends to write directly to L2 rather than moving data through main memory first.

Jak není jasné? "Pixel Engine" jde přímo přes L1 přímo do řadiče.

Krteq píše: Jak není jasné? "Pixel Engine" jde přímo přes L1 přímo do řadiče.

O.K. já to vzdávám. Po bitvě je každej generál, žes to nenapsal předtím, když se tady spekulovalo na téma 128 bit ROP´s ....

Však jsem několikrát psal že se s počtem 128 ROPs spekulovalo a zdvojnásobení ROPs na jeden cluster.

DOC_ZENITH píše:Tohlencto s FP64 na 1/2, tunou dalších low-precision GPGPu modů a 4x HBM stacky s ECC korekcí si myslim že je to co měla Vega původně bejt, ale to co nakonec vypadlo na 14nm byl těžkej kompromis protože už tak to bylo moc nákladný, žravý a velký. Kdyby ta arch byla efektivnější aby to šlo realizovat na 14nm a tohle jsme dostali ke konci roku 2016 byla by dnes situace na trhu zdravá. Takhle je to jen další "too little too late".

To je hodne zajimava uvaha. Pri pohledu na Greenland(VEGA 10) si clovek rika WTF.

* Uz v breznu 2015 se ale vedelo, ze highend cip z "Arctic Islands" generace bude Greenland na 14/16nm a mel prijit v 2016
* Predpoklad byl, ze vyjde cela rodinka Arctic Islands pospolu (dnesni Polaris + VEGA 10)
* Arctic Islands vysly jako Polaris - GFX8, Greenland - GFX9 - ale pritomen nebyl
* V zari 2016, jsme se dozvedeli, ze bude existovat 7nm VEGA 20
* Greenland vysel v srpnu 2017 jako VEGA 10
* VEGA 20 vysla v prosinci 2018

Nevim, jestli je tam dost prostoru na to, aby se tam vesel planovany Greenland jako VEGA 20 na 14nm, ktery by mel vyjit nekdy po Polarisu v 2016. Pak tedy zruseny a predelany na VEGU 10.

Spis by to nestihali, ale jako zamysleni pekne.

Krteq píše:Však jsem několikrát psal že se s počtem 128 ROPs spekulovalo a zdvojnásobení ROPs na jeden cluster.

ano, ale dávalo se do souvislosti s čím asi ? s dvojnásobným počtem HBM kanálů nebo ? Takže se tímto oslím můstkem dostáváme k tomu, že pokud navýšení ROP´s souviselo s tímto navýšením kanálů HBM, tak musely být ROPS nějakým způsobem připojené k paměťovému řadiči (interně) byť nejdříve zapisují do L2 nebo se ta informace vzala podle tebe z čeho ? ze vzduchu ?

Se 128 ROPs přišel AnandTech, ale netušil jsem z čeho to vzali. Čekal jsem že mají info od AMD.

yuri.cs píše:Nevim, jestli je tam dost prostoru na to, aby se tam vesel planovany Greenland jako VEGA 20 na 14nm, ktery by mel vyjit nekdy po Polarisu v 2016. Pak tedy zruseny a predelany na VEGU 10.

pokud to takhle (vůbec) bylo, tak se spíš nabízí otázka proč ? AMD se nikdy spotřebou čipů netrápilo, takže by mě zajímal spíše ten důvod té změny. Už to že nevyšel velký čip Greenland ve stejnou dobu jako Polaris je zvláštní.... Možná že v té době GloFo ještě nebylo schopné vyrobit na relativně novém výrobním procesu 14nm velký čip ...

Krteq píše:Se 128 ROPs přišel AnandTech, ale netušil jsem z čeho to vzali. Čekal jsem že mají info od AMD.

ježíši a četl jsi to Anandovo zdůvodnění těch 128 ROP´s ? Vždyť to tam psali a dávali to do souvislosti právě s 4096bit busem u HBM2 ( ten text tam samozřejmě po té jejich editaci už není )

del42sa píše:pokud to takhle (vůbec) bylo, tak se spíš nabízí otázka proč ? AMD se nikdy spotřebou čipů netrápilo, takže by mě zajímal spíše ten důvod té změny. Už to že nevyšel velký čip Greenland ve stejnou dobu jako Polaris je zvláštní.... Možná že v té době GloFo ještě nebylo schopné vyrobit na relativně novém výrobním procesu 14nm velký čip ...

No, VEGA 10 na 14nm nema 1/2 speed FP64, polovinu pameti, externi I/O a stejne se horko tezko drzi v 300W TDP.

yuri.cs píše:No, VEGA 10 na 14nm nema 1/2 speed FP64, polovinu pameti, externi I/O a stejne se horko tezko drzi v 300W TDP.

ano, ale vyšla o rok později, těch 300 W mohla mít klidně už v roce 2016 a nikdo by se nezlobil....

PS: stejně nikdo nevíme jestli Greenland měl mít full speed FP64 a další featury jaké má Vega 20, všechno to jsou jenom doměnky. Totéž by se dalo říct o Fiji, proč ta neměla FP64 ? Tu taky AMD narychlo předělalo ? Nevíme vůbec nic...

DOC_ZENITH píše:myslim že je to co měla Vega původně bejt

No nevim jaky predstavy meli, kdyz to cmarali na papir, ale tohle rozhodnuti je stalo pomerne draho. Aby Vega nejak byla konkurenceschopna, tak potrebuje o dost lepsi vyrobni proces a super rychly a super drahy 16GB HBM2. Odmyslime, ze to i tak strasne zere a efektivita neni dobra. Nevim zda jim nemohlo byt uz v dobe projektovani jasny, ze tohle bude hodne draha a ne moc efektivni sranda, zvlaste kdyz nV uz mavala Maxwellem. Nevim zda si pri navrzich uvedomovali ekonomickou stranku veci vyrobnich nakladu. Dle tehdejsiho dost sebevedomyho marketingu to vypadalo, ze si mysli, jaky vyrabeji delo. Na papire se jim to mohlo zdat super a treba tomu fakt verili.

HEAD píše:Hm 64 rops Takze se ani nesnazili odstranit bottlenecky.Proste portli vegu 64 na 7nm.

Tohle neni portnuta Vega 64 na 7nm, ale s predstihem planovana Vega 20 a jaky "bottlenecky" by tam meli odstranovat, kdyz ta uarch byla davno hotova a je dana. To by to museli cely zahodit a udelat uarch novou, coz jaksi by znamenalo nedat na trh vubec nic. To jsou takovy ty hospodsky predstavy jako u Bulldozeru a jak dojde k oprave bottlenecku a bude z toho delo. Prdlajs, Bulldozer skoncil cely v kosi a vytvorili ZEN, protoze nejaky hypoteticky odstranovani hypotetickych bottlenecku je ptakovina, kdyz architektura je jaka je.

Jen tak btw - vzdycky se tvrdilo, ze podpora rychleho FP64 stoji spoustu tranzistoru (a tim prenesene i plochy GPU). Jak je mozne, ze V10 vs V20 se lisi jen o 5% v poctu tranzistoru a to jeste neco z toho jiste pripada na dalsi zmeny ve V20? Pritom V10 umi FP64 v pomeru 1/16 a V20 1/2.

Havli - kdo ví, třeba tam byla spousta useless tranzistorů ala featur co nefungovaly a co jsou out, něco jako R600 na RV670.

U Vegy, Kdo ví o co tam šlo, ale určitě dost okuchali pro cenu, měli zkušenost z neúspěchu Fiji a velké GPU s 4x HBM by bylo nevyrobitelníé se ziskem, resp ne pro hráče s timhle výkonem protože by to stále nedalo ani GP102 a v profi segmentu vládla P100 a chystala se V100 a věděli že na tu nemaj takže tam s tim neprorazej. Spíš to byl takovej recyklát kde jádro je defakto jen převzatý z Fiji a tuna tranzistorů co měla zvednout frekvenci a už takhle to udělala tučný přišla v hniveč.

Taky je dost divný jaký to nabralo spoždění, protže Koduri předváděl Vegu už před vánoci 2016 a ten výkon odpovídal cca finálním kartám, tak kde to vázlo? Část pravdy asi bude v HBM, protože ty se nedařilo dělat na požadovanejch frekvencích, Vega měla mít 2Ghz moduly a ty prostě nebyly, nakonec šla na trh s 1,8 a 1,9Ghz kompromisem. Takže paradoxně kdyby nechali 4 stack design a použili early slow 1,4Ghz HBM2 moduly jako NV na P100 tak by na tom byli lépe, takže snaha to zlevnit to nakonec pohřbila.

havli píše:Jen tak btw - vzdycky se tvrdilo, ze podpora rychleho FP64 stoji spoustu tranzistoru (a tim prenesene i plochy GPU). Jak je mozne, ze V10 vs V20 se lisi jen o 5% v poctu tranzistoru a to jeste neco z toho jiste pripada na dalsi zmeny ve V20? Pritom V10 umi FP64 v pomeru 1/16 a V20 1/2.

to platí pro Nvidii, která má FP64 jednotky zvlášť. AMD počítá FP64 na FP32 jednotkách, takže rozdíl budou spíš jenom nějaké registry navíc a nejspíš nějaká větší instrukční cache. Proto je rozdíl tranzistorů mezi Vegou 10 a Vegou 20 tak malý, zbytek spolkly ECC, XGMI, a širší paměťový řadič.

Samozřejmě platí, že GPU které bude počítat FP64 bude mít určitě větší spotřebu než GPU počítající FP32/FP16 výpočty

Neplatilo tohle pro VLIW architektury? Kdy 5 uměla FP64 nativně na 1/5 a 4 na 1/4? Já mysle že GCN tenhle koncept opustila, viz Tahiti 1/3, Hawaii 1/2 a ostatní čipy až do Vegy 20 nic. Kdyby to ta arch uměla nativně ala Fermi style proč by to nepoužili?