Procesory AMD 15h "Bulldozer&Bobcat"- info, testy, spekulace

[mr.qeg]

No jenže ty lidi se Ruizovi postupně podařilo vyházet

[flanker]

Pokud se povede jak HD6000 grafiky, je myslím se an co těšit . Mimochodem, přínos Quadchannelu vůči dualchannelu j v praxi téměř nulový, v tom bych mimo serverovou oblast blkízkou budoucnost neviděl.

[Federmann]

Jinak to s tím tajením výkonu, tak mě se zase vybavuje K10, ala Ruizův "killer" s TLB bugem Ale kdbyby za vývojem BD stáli ti samí lidé jako za K7 a K8, tak bych byl taky optimista

Vlastním jeden takový čtyř jádrový procesor od samotného počátku a běhá skvěle, nikdy se nestalo, že by se teoretická novinářská kachna změnila ne reálný problém!

[yuri.cs]

přínos Quadchannelu vůči dualchannelu j v praxi téměř nulový

nemuzu takovy test MC najit, nemas link?

to Federmann: Ale jak ho vyuzivate? Predstavte si, ze si ho poridim a pustim na nej nakou moc prima aplikaci. Treba 20 dni pocitat nakejch par iteraci, rekneme, napr. Jacobiho nebo GS metody. Padne/nepadne?

Bude to rozdil oproti beznemu domacimu pouziti...

[nou]

no co si pametam a co som rychlo pozrel tak TLB bug sa tykal len nested-page co je feature ktora je vyuzivana len virtualizaciou. takze ak nespustite virtualizaciu ktora tuto feature vyuziva ani na to nepridete. a dokonca j tak sa to vyskytovalo dost vzacne a v realnom nasadeni sa im nepodarilo vyskusat.

[yuri.cs]

Nejak jsem se o to nezajimal, ale koukam, ze mas pravdu. Kazdopadne existence tohohle znameho bugu neprospeje serverovym prodejum, o ktere jde predevsim.

[Flegy]

jenze tyhle bugy se povetsinou resej jinym mikrokodem nebo maximalne zaplatou pro os

[yuri.cs]

jenze tyhle bugy se povetsinou resej jinym mikrokodem nebo maximalne zaplatou pro os

ktery v tomhle konkretnim pripade snizil vykon o ekvivalent frekvence 200MHz

[flanker]

...A proto přišla B3 revize, kde již nic takového nebylo potřeba . Ve skutečnosti to opravdu byla zveličená bublina, která AMD vůbec neprospěla, navíc to bylo v době, kdy AMD bohužel opravdu procházelo krizovějším obdobím, takže tato kauza AMD asi dělala vrásky na čele. Pořádný bug měl i Intel s Bloomfieldy, o něm se však příliš až na pár newsek nemluvilo . Nebo Gulftown, kdy vypnutím jenoho z jader docháí často k zabití celého CPU:), taky nic příjemného .
Yuri: mám dojem, že to možná bylo na Anandtech, ale to si již nevzpomenu. STačí se však podívat i na rozdíl Triplle vs dual u Nehalemu/Lynfieldu

[Federmann]

Je pěkně vidět co dokáže udělat marketing s konkurenčními produkty, kauzy jako Intel i7 a jeho 77chyb! byly úplně pominuty. Vyrobit procesor bez chyb je téměř nemožné, jde jen o to nakolik brání provozu ...

Nedávno když Intel opisoval knihovny AMD tak je opsal i s chybami... Chyby se opravují jak na běžícím páse http://software.intel.com/en-us/article ... bug-fixes/

[Raiser]

AMD hovoří o sdílené FPU v Bulldozeru: „Flex FP“
http://www.diit.cz/clanek/amd-hovori-o- ... -fp/37253/

[flanker]

to už tu postoval yuri před necelými 2 týdny...

[flanker]

Máme tu další střípek skládačky AMD Bulldozer...tentokrát o podpoře softwaru a kam tento vývoj bude směřovat
http://blogs.amd.com/work/2010/10/29/bu ... explained/

[yuri.cs]

http://blogs.amd.com/work/2010/10/29/bu ... explained/

vysvetleni x86 CPUID, jinak asi nic

Na tohle jsem zapomel, AMD javovske Aparapi: http://blogs.amd.com/fusion/2010/10/07/ ... s-the-apu/

[richie08]

And last but not least: two new patches posted at the GCC patches mailing list bring a lot of instruction latency numbers and other data of Bulldozer. So there is a pipeline description patch and a processor costs table patch, which add to the numbers already published in the Open64 compiler source code. There we can see again some numbers supporting Bulldozer's higher frequency design like: FMUL/FADD latencies went from 4 to 6 cycles (was known before), x87 FDIV from 19 to 42, SSE DP division from 20 to 27 and x87 FSQRT from 35 to 52 cycles. Similarly 32bit integer muls take 4 cycles (vs. 3) and 64bit integer muls take 6 cycles (vs. 4). And most 256 bit AVX ops are double decoded (two 128bit uops) in Bulldozer.

Myslím, že můžeme očekávat u BD o dost vyšší maximální frekvence než u K10.5 - odhadem o těch 25-33% víc.

http://citavia.blog.de/2010/10/26/more- ... s-9794436/

[flanker]

to by bylo dobré, protože i SB je velmi ochotný v K verzích k vysokým taktům

[flanker]

Vážení a milí, máme to tu!!!

AMD to Start Production of Desktop "Bulldozer" Microprocessors in April.

Engineering Samples of AMD's Next-Generation Desktop Chips Due Next Month
[11/05/2010 01:35 PM]
by Anton Shilov

Advanced Micro Devices will start production of its code-named Zambezi central processing unit (CPU) based on the highly-anticipated Bulldozer micro-architecture in April, 2011. Initially AMD plans to release 8-core microprocessors for desktops, but later in the second quarter of next year the firm intends to launch six-core and quad-core chips based on Bulldozer micro-architecture.

The first engineering samples of Zambezi chips that will be available for AMD's partners for testing will be released already in December, 2010, about a month from now, sources familiar with AMD plans told X-bit labs. Production candidates should be ready by February and the initial production of the company's first desktop microprocessors powered by the long-awaited Bulldozer micro-architecture is scheduled to start in April next year. Probably, the launch of the chip will occur around the same timeframe.

The first Zambezi microprocessors to be launched are expected to be eight-core products with 95W and 125W thermal design power as well as 8MB L3 cache. Later in the second quarter of 2011 AMD, according to sources with knowledge of the company's roadmap, will release six-core chips with 8MB L3 cache and four-core products with 4MB cache. All of the processors will feature TurboCore 2.0 technology, dual-channel DDR3 memory controller with up to 1866MHz memory support and will be compatible with AM3+ mainboards.

Eight-core Zambezi/Orochi features four dual-core Bulldozer modules, each of which is believed to have 2MB of shared level-two cache, that will share 8MB L3 cache. In total, the whole chip will pack in whopping 16MB of SRAM, a 77% increase from the current six-core microprocessors that have 9MB of cache in total

http://www.xbitlabs.com/news/cpu/displa ... April.html

[yuri.cs]

heh

Zambezi jako prvni?
desktop pred servery? To neni zrovna typicke pro AMD...
Kazdopadne jsem na ten 8 jadrovy flagship zvedav

[Maor]

já to celý nečetl, ale kdy se má objevit bobcat(ontario a zacate), různě se píše, že v lednu, ale moc tomu nevěřim.
A jak dlouho si budu muset počkat na nějaký notebook s bobcatem po jeho vydání?

[flanker]

proč? púrotože Magny Course zcela stačí výkonově. Kdežto desktop "hoří" jakmile se obejví SB.