PCTuning fórum

Nedovedu si to predstavit v desktopu funkcni tak, aby z toho bezny SW vubec tezil.

AVX512 alebo SMT4?

V prípade AVX512 sa len AVX256 prepíše na 512 bitové registre. ...viac menej.

A v prípade SMT to pobeží tak ako doteraz, pokiaľ jedno alebo druhé vlákno nevyžaduje všetky prostriedky nastúpi tretie alebo štvrté. Toto nieje vecou SW ale hardvéru, maximálne plánovača v OS. Takže aplikácia nepozná rozdiel medzi súčasným 8C/16T a eventuálnym 4C/16T.

Myslel jsem SMT, vem si jak dlouho trvalo nez vubec zacalo byt pouzivano a pouzitelne bezne 1C/2T a ted se budou jedno fyzicke jadro hadat 4 vlanka. A planovac ve Windows je naroznou ukazkou toho, proc to tak blbe je.

Dolan píše:K špekuláciám o 4 jadrách v HEDT: Skylake Xeony majú mať AVX512. Pri plnej implementácii by teda mali dosahovať 64 Flops za takt teda dvojnásobok súčasných Intelov. Myslíte že je možné, že Intel konečne implementuje SMT4?

To by znamenalo, že by mali síce len 4 jadrá, ale 16 vlákien, s tým že každé jadro bude mať dvojnásobný hrubý výkon. Celkový jednovláknový výkon by to samozrejme nezdvojnásobilo (skôr by sa dalo očakávať okolo 30% ak sa nemýlim), ale viacvláknový by to malo na úrovni 6 až 8 jadrových Broadwel-E.

Pokiaľ také niečo vážne uvedú, tak by sme sa mali pripraviť na podobnú revolúciu ako tu bola medzi Core2 a Nehalem s tým že AMD by opäť konkurovalo dvojnásobkom jadier pretože ZEN so 16 Flops/cycle a SMT2 by nemal veľkú šancu.

Čo myslíte? Je natom niečo pravdy?

Myslim že ne, už současné HT vytěžuje jádro více než dost. Více threadů by bylo kontraproduktivních, ve většině SW by způsobilo zpomalení (hlavně na windows) Btw Intel umí 4cestné HT, některé typy Atomu to myslim uměj, a Xeon PHI taky má 4 thready na core. Ale má své důvody proč se nepoužívá a já s nimi souhlasim. HT ala 2 thready na jádro má benefit že dovede zasaturovat pipeline a vymáčknout z ní všechen možnej výkon, ale u 4 už tento důvod padá a je to jen více threadů s horšim výkonem na thread, ala k prdu.

Nedá se to moc srovnávat s PowerPC a jeho dlouhou pipeline, kde je třeba 4 thready aby se zasaturovala.

Stále si neviem prestaviť prečo by to malo byť pomalšie, viem že v prípade dostatočne paralelizovaného kódu by bo nebolo rýchlejšie, ale pomalšie asi nie (treba si uvedomiť, že sa bavíme o paralelizovateľnom kóde, bez ktorého by nebolo možné vyťažiť viac pipeline fáz súčasne, takže nejaký umelo obmedzovaný "single thread performance" už veľký zmysel nemá).

Ale povedzme že na súčasný počet portov v Inteloch sú dve vlákna optimum. Aké by bolo potom vyťaženie dvojnásobne širokej FPU?

Podľa mňa by to dávalo zmysel z pohľadu kompatibility pretože veľké Skylake má mať 64 F/c (Flops/cycle), a kód optimalizovaný na 32F/c jadrá by ich nemusel vyťažiť. To je mymochodom dôvod, prečo má KNL 4vlákna (AVX2 binárky sú rozšírenejšie ako AVX512).


Inak Intel zatiaľ predstavil len MT4, ne SMT4. Rozdiel je v tom, že Atomy a KNL dokážu v jednom takte pracovať len s jedným vláknom z poolu. Ja som ale zvedavý na SMT4.

A nie že by som to veľmi porovnával, ale POWER8 má kratšiu pipeline ako dnešné Intely.

Já jsem se právě bavil o obecném mainstream nasazení. Skylake Xeon E7 s AVX512 ať si to klidně má. Ale obecně, hlavně na win je i současné HT brzdou, pokud program nevyužije více threadů než máš jader, je výkon s HT off vyšší, a to ani ne kvůli CPU arch a pod, ale kvůli tomu jak se mizerně windows stavěj k používání jader, jak neustále hážou thready z jádra na jádro (tzn občas se sejdou na 1 fyzickym), taky je zde core-parking a ne zcela instatní reakce speedstepu, kterej do všeho háže ruční brzdu, atd. Fasnicuje mě že to jak se win chovaj k threadům se nezměnilo od NT4 dodnes do win10, pořád je to stejně mizerné. Tzn kdyby tam člověk měl ještě 2x tolik threadů a ne jádra navíc bylo by to ještě horší. Nezapomínej že se zde bavíme o Xeonech co budou mít někde mezi 24-32 jader x4. Tzn to už potřebuješ sakra hodně threadů a jen málo věcí takhle škáluje.

Obecně si taky myslim, že stav kdy "potřebuji více threadů abych vytížil pipeline" je špatný. To znamená že je buďto slabej front-end nebo optimalizace, nebo je problém v samotné arch a jejich instrukcích. Neměla by nastat situace že potřebuješ HT k vyššímu výkonu. Pokud se bavíme o starém SW tak ať vydaj novou verzi. Stejně si myslim že při tom obvykle % malém (cca do 20%) benefitu klasického HT neastane najedou situace kde by bylo třeba 4 thready na jádro, jsme ještě hodně daleko od plného využití těch 2.

No uvidíme, však len špekulujem.

Obecně si taky myslim, že stav kdy "potřebuji více threadů abych vytížil pipeline" je špatný. To znamená že je buďto slabej front-end nebo optimalizace, nebo je problém v samotné arch a jejich instrukcích. Neměla by nastat situace že potřebuješ HT k vyššímu výkonu. Pokud se bavíme o starém SW tak ať vydaj novou verzi. Stejně si myslim že při tom obvykle % malém (cca do 20%) benefitu klasického HT neastane najedou situace kde by bylo třeba 4 thready na jádro, jsme ještě hodně daleko od plného využití těch 2.

To nieje ani tak problém front-endu, ako problém paralelizácie v kóde.

Pretože len dve na sebe nezávislé inštrukcie môžu byť v pipeline zároveň. Inak by tá prvá inštrukcia nestihla odovzdať dáta ďalšej.

Napríklad do pipeline nemôže vstúpiť operácia C=A+B kým z nej nevýde predchádzajúca povedzme LOAD A.

To spôsobí tak 30 taktov nečinnosti (priestor pre ďalšie vlákna).

Takže je potrebných najmenej 30 na sebe nezávislých inštrukcií na dosiahnutie IPC=1.

A sranda začína až so superskalárnymi procesormi, kde tých inštrukcií treba n krát viac.

"Neměla by nastat situace že potřebuješ HT k vyššímu výkonu."

Takéto situácie práve nastávajú pretože v reálnych programoch zase až toľko paralelizácie nieje.

Teda Intel má výhodu, pretože na x86 sa SIMD používa naozaj bohato. (dnes len ťažko nájdeš kód bez SSE)

Pri POWER je ale situácia iná, pretože to nieje primárne HPC procesor, ale je určený na databázy, big data atď. Tam je tej paralelizácie menej, a možno to je práve dôvod, prečo POWER8 získa až 40% vďaka SMT2 a 100% vďaka SMT8.

To je mimochodom aj dôvod, prečo nielen IBM ale aj Sun procesory bežia na 4+GHz aj za cenu ~300W TDP.

"Neměla by nastat situace že potřebuješ HT k vyššímu výkonu."

Takéto situácie práve nastávajú pretože v reálnych programoch zase až toľko paralelizácie nieje.

Problém HT tak jak u Intelu dodnes funguje je v tom že klesá výkon na thread. Pokud na CPU jádře visí 1 thread má výkon 100% pokud dva podobné maj výkon cca 60% každej, v součtu tedy 120%, ale klesl mi výkon na thread a to je průser. Pokud by existovalo něco jako interní sheduler, tzn CPU bude posílat thready na volná jádra dokud mu nedojdou a až pak na HT (tohle třeba dělej OS od Applu už od Nehalemu, jen win jsou 10 let pozadu.), nebo ňákej priority management, typu ano můžeš použít HT, ale thread 1 se nesmí zpomalit (jinak by způsobil bottleneck celé operace třeba). Tak to pak ano, ale současná implementace je vhodná jen pro věci co ideálně threadujou a nevadí jim pokles výkonu na thread. To samé windows sheduler, kterej HT jádra dodnes bere jako další CPU, ne jako HT, tzn totálně nefunguje priority managment, něčemu dam high prio ale ono se to stejně zpomalí protože OS hodil to ostatní na HT thready což mi zpomalilo ty hlavní thready.

Tak že by přece jen?

http://videocardz.com/63305/pci-express ... -next-year

Doufejme, možná to bude mít jen E7mička (velké Xeony x AVX512) a Skylake-X ne... uvidímě. Intel by si každopádně měl máknout protože IBM už PCI-E4.0 má. A je to poprvé co v nasazení PCI-E neni Intel první. I když, ruku na srdce, na výkonu to stejně nepoznáme.

Rychlesi PCIe neni pro grafiky do desktopu, ale pro servery a workstationy treba pro 10 Gbit sitovky, pridane RAID radice a podobne veci.

potvrzené: 2066pinů
Jak Kaby Lake-X, tak Skylake-X půjdou do stejného LGA.
Kaby Lake-X přesně 4c/8t, TDP 115W, 8MB L3, 16 PCIe linek, 2666 MHz DDR4
Skylake-X až 10c/20t, TDP 140W, 13,75MB L3, 44 či 28 PCIe linek

Logika mi říká, že SKylake-X bude CPU cca s takty okolo 3.3-3.5 GHz v základu u desetijádra+turbo.
A jelikož oba procesory jsou tzv Extreme sekce, Kaby Lake-X se stejnou cache 8MB a 4c/8t musí být vysoko taktovaný Kaby Lake, pro nadšence. Dovolím si tvrdit, že base takt bude 4.5 GHz a s turbem ještě dál.(možná něco jako 4.5GHz/5 GHz)

Osmijadro Skylake-X bych si nechal libit. OC predpokladam nastejno jako normalni Skylake +/-, akorat nechci videt tu cenu.

Co tak mala cache? aspoň teda u skylake-x

Z doterajsej praxe Kaby Lake-X nedava logiku, akurat ze doterajsia prax sa meni a to zasadne uz len tym ze skoncil 2-cyklus tick-tock a prechadza sa na 3-cyklus co meni dost vela vedlajsich veci (u dosiek to bude este tiez zaujimave).
Napriklad Hi-end platforma by sa tymto dostavala pod este väcsi "tlak" tym ze by zaostavala architekturou este vyraznejsie za mainstreamom. Uz teraz tu je Kaby Lake a to len pred 2 mesiacmi vysiel Broadwell-E.
Vyskladat HE platformu naraz z 2 architektur tak dava logiku. Pri 10nm sa to potom moze opakovat. Uvedenim Kaby Lake-X hoci len vo forme 4 jadra si Intel moze odskrtnut tuto architekturu pre HE a dorovna mainstream po dlhych rokoch.
Taktiez si tymto rozsiri portfolio v nizsom hi-ende, hoci sa tymto mierne vraciame do minulosti ked boli este 4 jadra v HE.

Pri 10nm potom ocakavam DT Cannonlake. Mozno pol roka potom samostatny HE Cannonlake-X.
Potom DT 10nm Ice Lake ako nova architektura a nakoniec DT 10nm Tiger Lake, ktore sa potom stretnu naraz aj v HE ako Ice Lake-X a Tiger Lake-X.

Inak z toho 115W TDP Kaby Lake-X je jasne ze tam budu zrejme o dost vyssie takty. Na druhej strane vysoko taktovane 4 jadro na drahej platforme za nie nizku cenu zaujme asi len velmi uzky okruh ludi. Hlavne ked ma IPC rovnake ako 6 jadro Skylake-X.

Eddward píše:Inak z toho 115W TDP Kaby Lake-X je jasne ze tam budu zrejme o dost vyssie takty. Na druhej strane vysoko taktovane 4 jadro na drahej platforme za nie nizku cenu zaujme asi len velmi uzky okruh ludi. Hlavne ked ma IPC rovnake ako 6 jadro Skylake-X.

Naopak to bude dobra volba do workstation, kde nevyuzijes hodne jader na nizke frekvenci.

A aké vyššie takty by sa tam dali čakať, proti mainstream Kaby lake? Aby ospravedlnili drahšiu platformu tak by tam museli dať aspoň 5-5,5 GHz.

Alebo opakujem čo som už písal: zdvojená FPU na plnú podporu AVX512 a SMT4. Mne osobne to dáva väčší zmysel ako honenie čo najvyšších frekvencií (teda ak by nedosiahli naozaj kulervouce frekvencie).

Žádné SM4 nečekej, bude to primárně windows targeted CPU a tam by SM4 bylo katastrofou. Frekvecne taky moc velké nečekejte, max to vidim na 4,2Ghz. Samotná arch je limitem frekvencí, to že CPU dáš méně jader z něj neudělá taktovací bombu.

Byl tu dotaz proč je malá cache, důvod je ekonomika. Skylake-X už nebude jen ořezanej Xeon E5, Intel změní infrastrukturu tak jak je to dnes už to nebude. E7 bude ještě větší a E5 menší než bejvaly doposud, s tím jde i cache.

Obecně to jak se traduje že bude vypadat Kaby-lake-X vypadá na hovadinu. Proč by takovej CPU vůbec existoval? Nejde jen o jádra ale i omezení u paměti a PCI-E. Kaby je jen Skylake s lepšim GPU. 2011ctka GPU vůbec nemá takže jakej Kaby eh?

No práve, aký zmysel by to malo. Počty jadier, pamäťových kanálov a Pcie ako malé procesory, nižšie takty a drahšia platforma? Taká kombinácia by bola zbytočnejšia ako 6 a 8 jadrové Broadwel-e. Musí tam byť niečo o čom ešte nevieme.

OC, OC, OC, to je smysl Kaby Lake-X na 99%. Někdo chce extrémní čipseta zároveň se více zaměřit na hry než na práci. Intel donutí tě koupit v tom případě drahou desku, ale zároveń ti nabídně variantu buď procáku na práci a hraní a nebo procáku vylůoženě dimenzovaného na vysoké takty a extrémní výkon v hrách.
Mohl by to být takový Intelovský Devils Canyon 2 či FX-9590 s ekonomičtější TDP, tedy CPU takty nahnaný velmi vysoko, kde třeba LGA1151 procáky ne vždy tak přetaktuješ (kus od kusu)