Zprávy, novinky a zajímavosti nejen z oblasti AMD procesorů

[DOC_ZENITH]

del42sa: Pokud jsem dobře koukal, tak žádný job pro ARM specialisty

PS: Tak kdopak z nás "chytráků" se tam přihlásí?

Nemějte obavy..... Jdu to zachránit!

[del42sa]

DOC:

původně plánované modely do serverů AMD (co myslíte vydá je AMD, nebo budou zrušeny) :

2nd Generation Bulldozer-based (2012)

"Sepang" 4000 Series Opteron (32 nm SOI, up to 10-core)

Triple-Channel DDR3
Integrated PCI Express 3.0
Socket C2012

"Terramar" 6000 Series Opteron (32 nm SOI, up to 20-core)

Quad-Channel DDR3
Integrated PCI Express 3.0
Socket G2012

3rd Generation Bulldozer-based (2013)
"Macau" 4000 Series Opteron (28 nm high-k or possibly 22 nm FDSOI, up to 10-core)

Triple-Channel DDR3
Integrated PCI Express 3.0
Socket C2012

"Dublin" 6000 Series Opteron (28 nm high-k or possibly 22 nm FDSOI, up to 20-core)

Quad-Channel DDR3
Integrated PCI Express 3.0
Socket G2012

[flanker]

Sepang a Terramar rozhodně vyjdou, jelikož prvně jmenovaný existuje v ES a na druhém se již pracuje....To nelze najendou škrtnout a vyhodit miliony za vývoj

[del42sa]

ale tyhle procesory se už v podstatě nijak nevyvíjejí Flankere, vzhledem k tomu že Piledriver je už dávno hotový, jedná se v podstatě jen o přidávání různých počtů BD/PD modulů a ladění výrobního procesu. O žádném miliardovém vývoji už nemůže být řeč (ten už v podstatě proběhl s Bulldozerem během posledních pěti let nazpět s výsledkem , který všichni známe).
Všechny další budoucí CPU jsou už jen "tweakování" původní BD architektury (za předpokladu, že nedojde k významnému re-designu architektury u Steamrolleru/Excavatoru, což s ohledem na budoucí směrování AMD není vůbec jisté....)

brw k té velikosti die:

Having a look with the Bulldozer die photos in Paint.net, if all of the 'white space' was removed and the die components fitted perfectly together (which I realise is not possible, but Gulftown is much closer to doing so) the die size of Bulldozer would be around 231 mm2 (although that is possibly excluding the decap ring).
Quite a difference from the 315 mm2 die we have now

Well in theory gate first has both lower yields and HIGHER gate density, so something definitely went wrong to end up that big. Theoretically gate first being higher density than Intel's bulk 32nm, they should have been aiming for a chip, what, 5-15% bigger than SB. 995mil transistors x 1.2 = almost 1.2billion transistors,, so 216mm2 = 1.2 = 260mm2, but if its higher density, or SHOULD be and was almost the entire reason for sticking with gate first.... then you're looking at 260mm2 -10-15% , so 233mm2 or below?

Clearly it isn't there, but from Anandtech there isn't an indication which side went wrong, at all.

Or, most importantly, Llano density is immense, though I don't know enough about it, l3 is lower density than the rest of the core, so without L3 its artificially high? Can anyone work out where it would be with equivilent l3 to sandybridge, roughly speaking, is it still massively higher density than Bulldozer or Intel 32nm?

if so, is low yields on Llano due to high density, and Bulldozer/trinity "fixes" are simply lowering the density significantly?

EDIT:_ more interestingly is the increase yields, by making it 35% bigger(a theoretical 233mm2 Bulldozer being pushed to 315mm2) if that is increasing yields, how damn bad are yields on Llano that increasing the size that much still results in more cores per wafer, ouch. That is making a lot of assumptions though

[yuri.cs]

Nekde jsem cet, ze AMD zrusilo Komodo hlavne z toho duvodu, ze meli problemy s integrovanym NB/PCIe 3. Tudiz tezko rict, jestli serverove platformy s integrovanym PCIe 3 uvidi svetlo sveta nekdy v dohledne dobe.

Btw tech 1.2G tranzistoru pry Kanterovi rozhodne nevychazi pri zapocitani 4 modulu + 8MB L3 + NB. Viz RWT.

[del42sa]

So first of all, the 2B number makes no sense whatsoever. A few months ago I was talking with Peter Glaskowsky, and I couldn't even come close to 2B. At best I was short by 25%.

The new 1.2B estimate is much closer to reality, but is it fully accurate? I don't know.

The ISSCC papers describing bulldozer are clear - a module is 213M transistors. The L3 cache uses 6T cells.

So the right way to think about the overall chip is:

Modules + L3 + Northbridge + PHYs

1. Modules are estimated at 213M, based on an ISSCC paper. Note that this paper may be outdated. For example, a new revision might have fewer devices.

2. The L3 is 8MB and should be AT LEAST 432M transistors for the data arrays. That is calculated as 6T/bit * 9bits/Byte * 8MByte. However, the tag array will also need transistors.

3. The northbridge will have few transistors, since it's mostly wiring. Tukwila has around 150M transistors, but I bet Bulldozer is half that, so call it 70M devices.

4. The PHYs will have even fewer transistors. Again, Tukwila had 40M transistors for I/O logic, so perhaps 3/4 of that, or 30M devices in Bulldozer.

Put that all together and we get:

4*213 + 432 + 70 + 30 = 1.38B transistors.

So there's a discrepancy of ~180M transistors between my estimate and AMD's number.

That doesn't mean that AMD is wrong. My estimates for northbridge or I/O could be off, but even if the numbers were 0, there would still be an issue. A more likely culprit is that the device count in the ISSCC paper is old.

Another possibility is that AMD's numbers might exclude certain transistors (e.g. redundancies). Bonus points go to Scott Wasson for this suggestion, although I don't think that could really impact more than 10-20M transistors.

So I think someone ought to ask AMD to provide a more detailed transistor break down according to the various regions of the chip. That should clarify any ambiguity.

David

http://www.realworldtech.com/forums/ind ... 7&roomid=2

[flanker]

Dresdenboy ještě mluvil o tom,že byly použité nové typy tranzisotrů,které jsou samy o sobě větší n ež předchozí.

No pochopitelně, nicméně na Steamrolleru s ejiž také dělá! Tape out je hotov.

[THANATOS]

flanker tape out Steamrolleru?

[del42sa]

ano PD je přece dávno hotový

BD vydaný, PD těsně před vydáním, SR hotové ES vzorky, snad jen ten Excavator je ještě na rýsovacích prknech (jako jediný seriozní kandidát na nějaké významější překopání architektury, pokud vůbec bude mít tato architektura budoucnost)

THANATOS: minimálně půl roku, ale spíše rok.... (záleží také na výrobním procesu, který bude v tu chvíli k mání a pro který se AMD rozhodne , v případě SR by to byl buď 28nm FDSOI, nebo 22/20nm UltraThin SOI, teda pokud AMD SOI neopustí....)

http://www.fabtech.org/news/_a/soitecs_ ... lications/

\\ update: tak údajně 20nm nebude SOI (kvůli ceně a nutnosti platit licenci SOITECu) http://www.brightsideofnews.com/news/20 ... o-soi.aspx

\\\ špatně jsem to pochopil, původní článek říkal že na 22/20nm GloFo SOI nepoužije, update z 30 Augusta 2011 toto vyvrací

Update August 30, 2011, 9:36PM Pacific - We have received word from GlobalFoundries and SOITEC that the statements made today during press luncheon ended up sounding different than what was meant. As we expected, GlobalFoundries remain comitted to SOI (as we all expect) for the process nodes in which SOI makes sense, i.e. high performance silicon nodes, such as 22nm, 14nm, 10nm and beyond.

nicméně tedy stále platí ETSOI pro 14nm výrobní proces

[THANATOS]

del42sa Zaujimave

http://www.fabtech.org/news/_a/globalfo ... aluations/

[flanker]

Ouch....ne,není to fake, právě sem udělal tento výsledek

[webwalker]

A co tohle:
http://www.theregister.co.uk/2011/12/06 ... _port_x86/
Celkem zajímavý

[martonelli]

Hm tak tych 1,2B u FX nebude az tak horucich .
http://www.obr-hardware.com/2011/12/amd ... u-all.html

[webwalker]

martonelli: Tohle ZLOBRa napadlo opravdu brzo

[DOC_ZENITH]

Neni to náhodou úplně jedno? Záleží přece na poměru plocha čipu vs výkon vs počet úspěšně+ vyrobených čipů na wafer vs provozní vlastnosti. Počet tranzistorů je naprosto nepodstatnej, kor když se jimi dá plejtvat do cache, atd. To vám počet tranzistorů zvedne extrémě a výkon naprosto napatrně.

[del42sa]

dyť už se to tu řešilo skoro před týdnem... To zase OBR objevil ameriku, ale aspoň je vidět, že sem poctivě chodí a čte nás

[Hladis]

Kdyby to tu OBR necet ,tak by ani nemohl byt dle jeho slov "svetovej" a "Jeho slava by se hvezd" nedotykala.....

[del42sa]

tohle by mohlo AMD/GloFo hodně pomoct, vzhledem k tomu že nedokáží dohnat Intel na poli 3D tranzistorů. http://semiaccurate.com/2011/12/07/suvo ... ransistor/

tato technologie umožňuje dosáhnout podobných výsledků jako tri gate i s planárními tranzistory.

[DOC_ZENITH]

tohle by mohlo AMD/GloFo hodně pomoct, vzhledem k tomu že nedokáží dohnat Intel na poli 3D tranzistorů. http://semiaccurate.com/2011/12/07/suvo ... ransistor/

tato technologie umožňuje dosáhnout podobných výsledků jako tri gate i s planárními tranzistory.

Na 32nm či lepších to nemaj ještě ani testlé, šance že na to Glofo přejde za méně než tři roky je nulová, v praxi to vidim na 4-5 kdyby se pro to rozhodli. Tuzdiž ve vztahu k produktům přicházejícím je to irelevantní....

[flanker]

AMD rozšířilo nabídku mobilních procesorů AMD Llano
http://pctuning.tyden.cz/amd-rozsirilo- ... ommentMenu