Lukfi píše:Zajímavé. Každopádně jediné, co jsem tam zjistil nového, se týká RV670, respektive údajně změněného poměru ALU:TEX ve prospěch texturovacích jednotek.
V současné době je jasné, že ATi očekávala výraznější růst poměru ALU:TEX, něž k jakému došlo. Takže připravovala takovou architekturu, u které bude navyšování počtu SIMDs (množství ALUs) přinášet jen minimální nárůst v počtu tranzistorů.
R520 vypadala nějak takhle:
4x (ALU - TMU)
4x (ALU - TMU)
4x (ALU - TMU)
4x (ALU - TMU)
R580 asi takto:
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
architektura byla přizpůsobená tak, aby bylo možné přidávat další SIMDs (sloupce), přičemž řídící logika prakticky nenarůstala a množství tranzistorů stoupalo minimálně. Naproti tomu bylo nevýhodné přidávat celé quady (řádky), protože tím narůstala i řídící logika a prakticky vše...
R600:
4x (ALU - ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - ALU - TMU)
Nevím, nakolik se to změnilo u R600, ale myslím si, že nijak extrémně ne a na ALU:TEX 4:1 je vidět, že přidávání celých quadů je stále mnohem nákladnější na počet tranzistorů.
Takže, pokud má mít RV670 nižší poměr ALU:TEX, je několik možností:
1. zkrouhnout jeden SIMD (3:1):
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
rozdíl ve výkonu oproti R600 bude minimální a s velikostí čipu to skoro nehne -> na první pohled nepravděpodobné, i když na druhé straně, při použití 55nm procesu, by takový čip mohl mít pod 200mm2
2. zkrouhnout dva SIMDs (2:1):
4x (ALU - ALU - TMU)
4x (ALU - ALU - TMU)
4x (ALU - ALU - TMU)
4x (ALU - ALU - TMU)
jenže SIMDs podle všeho (je-li to stejné jako u R5xx) nejsou náročné na počet tranzistorů, takže se tím nic moc neušetří (počet quadů je stejný) a navíc se připravíme o výkon shader core, které se u R6xx používá nejen pro pixel shading, ale i vertex shading a MSAA resolve.
3. zkrouhnout jeden quad a jeden SIMD (3:1):
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
4x (ALU - ALU - ALU - TMU)
Vzniká obdoba R570. ALU:TEX je podle mě docela optimální, vypuštěním quadu klesá zároveň i velikost čipu, hodí se k tomu 256bit sběrnice... Jenže na 55nm výrobě by takový čip měl plochu asi 160mm2, což je pro 256bit sběrnici (alespoň podle velikostí dosavadních čipů) málo
RV670 by měla mít ještě nějaká vylepšení, takže by tranzistorů bylo více, ale otázka je jestli dost na to, aby se třetí možnost dostala na nějakých 200mm2 typických jako minimum pro 256bit čip.