PCTuning fórum

del42sa píše:

Hladis píše:HT P4 vytahlo nahoru v multimédiích a HT krok vedle není, jinak by ho uz Intel opustil.

vždyť ho Intel na několik let ze svých CPU zcela vypustil ( hned jak přišla architektura Core odvozená od PentiaM) a vrátilo se až s příchodem Nehalemu. To že by AMD opustilo CMT taky není zcela jisté, to se mnoho lidí domnívá, ale nikdy to nikdo z AMD oficiálně nepotvrdil.

jako každá technologie má i HTT své nedostatky ne jen přednosti:

Disadvantages

Depending on the design & architecture of the processor, simultaneous multithreading can decrease performance if any of the shared resources are bottlenecks for performance.Critics argue that it is a considerable burden to put on software developers that they have to test whether simultaneous multithreading is good or bad for their application in various situations and insert extra logic to turn it off if it decreases performance. Current operating systems lack convenient API calls for this purpose and for preventing processes with different priority from taking resources from each other.

There is also a security concern with certain simultaneous multithreading implementations. Intel's hyperthreading implementation has a vulnerability through which it is possible for one application to steal a cryptographic key from another application running in the same processor by monitoring its cache use

Docent: wite-through je jen do úrovně L2 cache, L3 cache je write back, ale je děsně pomalá i tak protože beží na poloviční frekvenci...

Intel ho vypustil protože Core2 ho neměla. Easy, Core2 byl poslední CPU P6 architektury a její součástí to nikdy nebylo. Ala Pentium PRO, PII, PII, PM, PM Dothan, Core1, a Core2 což bylo core 1 s podporou 64-bit a sdílenou L2 ala první nativní dovujádro. Netburst uměl HT už od začátku architecture based. I Willamete jej uměl, sice ne pro konzumáky ale byly Xeony co ho měly, a i měly první L3, tehdy 1MB. A už tehdy byla fullspeed, nevim proč AMD dodnes nedokázalo udělal fullsped synchronous L3, naopak její Oc se od Phenomů II na FX zhoršilo... Nehalem a jeho nástupci jsou komplet jiná architektura než Core2, proto můžou mít HT. HT v multithreadu jasně pomáhalo, Intel by jej jentak nezahodil kdyby jej mohl použít jen ta architektura jej prostě neměla.

Dále jsi zmínil SMP a že AMD defakto práva na HT má. EE, nemá, jinak by místo modulu použili složitější jádro a prostě tam pustili HT. SMP AMD právo používat má, ale to je něco jiného. SMP je že můžeš mít více CPu či jader, ne že na 1 jádru poběží více threadů. To je HT a Intel jej v rámci x86 má patentovaný jako součást své architektury. Modul je právě pokus docílit něčeho obdobného ale s tim jak to udělat co nejvíc úsporně aby se to stále dalo klasifikovat jako 2 jádra tzn nebylo to právně napadnutelný. A tenhle pokus nevyšel.

Jo, a konečně jsem dodělal ten StarSwarm test jak jsem sliboval:

http://pctforum.tyden.cz/viewtopic.php? ... 7#p8644447

DOC_ZENITH píše:Nehalem a jeho nástupci jsou komplet jiná architektura než Core2, proto můžou mít HT. HT v multithreadu jasně pomáhalo, Intel by jej jentak nezahodil kdyby jej mohl použít jen ta architektura jej prostě neměla.

Dále jsi zmínil SMP a že AMD defakto práva na HT má. EE, nemá, jinak by místo modulu použili složitější jádro a prostě tam pustili HT. SMP AMD právo používat má, ale to je něco jiného. SMP je že můžeš mít více CPu či jader, ne že na 1 jádru poběží více threadů. To je HT a Intel jej v rámci x86 má patentovaný jako součást své architektury. Modul je právě pokus docílit něčeho obdobného ale s tim jak to udělat co nejvíc úsporně aby se to stále dalo klasifikovat jako 2 jádra tzn nebylo to právně napadnutelný. A tenhle pokus nevyšel.

V době P4 byl přinos HTT diskutabilní, v některých aplikacích i negativní dopad. Proto mnoho lidí považovalo za logické, že ho další generace CPU od Intelu neměla. Je nesmysl, že by core architektura neuměla SMT, protože SMT není vázán na nějakou konkrétní architekturu, pouze ho Intel z praktických důvodů neimplementoval.

SMP není to o čem píšu, SMP je podpora více procesorů v jednom systému, například 2 CPU na jedné desce. Já ale mluvím o FPU v Bulldozeru, která využívá SMT ke svému fungování, je to ten týž princip jako HTT u Intelu, jedna FPU živí dva thready. Jedná se o tzv. vertikální multithreading. AMD zvolilo CMT protože má v INT operacích vyšší efektivitu než SMT, nikoliv kvůli nějaké licenci Intelu. Bulldozer architektektura ve skutečnosti kombinuje obojí, CMT i SMT v jednom.



http://citavia.blog.de/2009/09/09/cmt-o ... e-6933771/

U Core nebylo HT nikdy v planu, jelikož P4 a Core delali jiny tymy. Core byla z nouze ctnost po vymene vedeni a odepsani koncepce P4, kdy pouzili jiz vyvinutou architekturu Core. Je nesmysl, aby dodatecne nejak nasilne roubovali do Core HT, který od pocatku soucasti Core nikdy nebylo a nebylo ani v Core nikdy zamysleny a nekde najednou nebudou menit na kolene celou hotovou architekturu, když to zacali delat na pristi generaci. S HT by museli cip predelat a to je uplna blbost. I ten Quad vyresili jen sprazenim Dua. Intel HT hned implementoval při další generaci uz nativne vicejadrovych cipu jako prinosnou věc pro multithread, který se zacal rozsirovat. Problemy s HT ? Ty jsou u nekterych aplikaci do ted, ale to je klasika chyba software a ne Intelu. Vzdyt u her ma HT nejaky vyraznejsi vliv snad az poslední rok a to jen raritne, kdezto u renderu od pocatku.

problém vůbec není v nějakém složitém předělávání čipu (ve skutečnosti je implementace SMT velice jednoduchá), ale v délce pipeline. Pentium 4 měla extra dlouhou pipeline ( až 30 stages ), takže má daleko větší tendence k nevyužitým prázdným cyklům a Hyperthreading byl jedním ze způsobů jak tomuto problému předejít a udržovat pipeline saturovanou přidáním druhého logického procesoru.

Execution stages in the deeply pipelined Pentium 4 are likely to be unused during some CPU cycles, and Hyper-Threading is intended to help keep the chip's execution pipelines busier by exposing a second logical processor. Hyper-Threading's resource sharing has the potential to sap performance in certain situations. Sharing the L2 cache between two logical processors means only half the cache space and bandwidth may be available to execute a given thread.

Naproti tomu PentiumM > Core Architekture mělo délku pipeline poloviční oproti Prescottu, HTT by nemělo vůbec smysl implementovat, protože přínos by byl naprosto minimální. Teprve s Nehalemem se HTT technologie do Intel consumer CPU vrátila, pomohla k tomu jednak delší pipeline a širší front-end a druhak připravované změny v schedulleru v nových Windows 7, které umožňují HTT využívat efektivněji.

del42sa:
Muj prispevek byl delší ohledne architektur, ale zkratil jsem to. Uz na zacatku jsem psal, ze HT pro Core je nesmysl. Core HT nepotrebovalo. To se vratilo s Nehalem a je tam dodnes. Jinak pokud by vse bylo tak jednoduche, tak by AMD jednoduse Bulldozera prekopalo levou zadni. Proste udelas architekturu a tu když mas hotovou, tak delas maximalne refreshe s lepsim procesem a opravou vylozenych chyb. Nebudes do toho něco nasilne roubovat bez toho, ze ta architektura s tim nejak nepocita. Vetsi zásahy do architektury udelas az s novym návrhem a to je priklad i Core.

ondra91:
i7 ma ted docela dobry vliv s nV grafarnama, ale ten priplatek za HT je docela vysoky. Pokud mas desku, kde se taktovat neda, nemá moc cenu menit tu i5 za i7.

Hladis píše:Jinak pokud by vse bylo tak jednoduche, tak by AMD jednoduse Bulldozera prekopalo levou zadni

Jen poznámka: ono to není složité, přidat HTT do Bulldozeru nebo do kterékoliv jiné architektury( viz odkaz v předchozím postu ), ale nemělo by to valný význam, protože výkonově by to vůbec nepomohlo, jediný efekt by byl dvojnásobný počet threadů ve windows task manageru, bez výkonového benefitu. U Core to nemělo význam kvůli krátké pipeline a velmi dobrému výkonu při nizkých frekvencích. U BD to nemá význam kvůli sdílenému front-endu, který pracuje pro dvě jádra a je sám o sobě dostatečně saturován principem CMT designu. Přidáním SMT funkcionality do INT clusterů v BD by mělo za následek ještě nižší single thread.

Uvidíme co přinese nová x86 AMD architektura v roce 2016. Stejně tak se dozvíme, zda AMD skutečně zavrhne CMT a jak to bude se SMT u budoucích AMD CPU.

DOC_ZENITH napsal: Ht uměly Netburty už od základu (ačkoliv Willamete jej měly jen některé Xeony). Prescott měl ohavně dlouhou pipeline, přesto oproti NW v HT měl defakto stejnou účinnost jak NW, nebo se taky koukni na efektivitu HT u Atomů. To že HT více vytíží dlouhou pipeline bylo spíš zkožné příní Intelu než reality. Proto se efektivita HT od prvncíh Netburstů do dnešních I7 moc nemzěnila, ty potíže s HT co měly první P4 byly SW charakteru a úplně stejné maj I7 když jim dáš ten samej SW. Dále HT a win7 nemaj nic společného. Vista a 7 maj defakto stejnej kernel, oba tyto OS neuměj rozlišovat fyzická a HT jádra a pokud s tím nepočítá sám SW HT zde může dělat problémy, což ihmo třeba v některých hrách dělalo dokud to Nvidia v driverech nefixla za ně. Nehalem nemá s žádnym konkrétnim OS žádnou vazbu, byla to komplet nová Architektura, poslední velkej přelom, na který se dělalo mnoooho let. Mnohem déle než byla existence NT6.

Docente:

In order to use parallel threads, certain resources—such as registers—must be duplicated. Other resources are shared by the two threads, and that includes all the out-of-order execution logic (the instruction reorder buffer, the execution units, and cache memory). A simple observation led to the introduction of SMT: the “wider” (meaning more execution units) and “deeper” (meaning more pipeline stages) processors become, the harder it is to extract enough parallelism to use all the execution units at each cycle. Where the Pentium 4 was very deep, with a pipeline having more than 20 stages, Nehalem is very wide. It has six execution units capable of executing three memory operations and three calculation operations. If the execution engine can’t find sufficient parallelism of instructions to take advantage of them all, “bubbles”—lost cycles—occur in the pipeline.

http://www.tomshardware.com/reviews/Int ... 041-5.html

OS support: Any modern OS will run with Intel HT Technology enabled. OSs have continued to add enhancements to the scheduling engine to get the most out of Intel HT Technology. Generally speaking, the newer the OS, the more awareness the scheduler will have of Intel HT Technology and how best to utilize the additional capabilities of Intel HT Technology.
Microsoft Windows 7 makes intelligent scheduler decisions for Intel HT Technology. It has the following features designed for Intel HT Technology scheduling:

1. Placement of software threads at scheduling time that is cognizant of logical processor/core relationship

2.Detection of scenarios where two active threads are running on one core when another core is idle and migrates work

3.Parking and un-parking of second logical processor per core to match workload and system utilization needs


https://software.intel.com/en-us/articl ... technology

del42sa píše: Přidáním SMT funkcionality do INT clusterů v BD by mělo za následek ještě nižší single thread.

Tak Bulldozer není vůbec stavenej na pouziti HT. Ten je uz sam osobe takovy "HT". Vem ale Thubana, dej mu lepsi vyrobni proces, HT a novy instrukce a zadube FX do země V tom je celej vtip.

obávám se že ne, na Phenomu už není moc co vylepšovat, je to architektura, která má kořeny někde v Athlonu 64 (rok 2002) a byla už vylepšená za ta léta mnohokrát, naposledy v Llano. Nevím opravdu jak by do K10 přidávali FMA a AVX funkcionalitu, či pokročilý power management, atd.

Del - Já vim jak funguje HT v teorii. Jen jsem se ti snažil říci že delší pipeline =/= dobré výsledky při HT. A taky že praxe neni zdaleka tak hvězdná jako teorie. HT dnes stále benefituje 10-15%. Více benefituje en v situacích kdy CPU neni ani 100% loaded, ala v tom grafu co jsi postnul by byla řádna co má samé bílé čtverce, ala CPU jí proidloval. Jakmile se v řádce děje aspoň něco, tak manager by to viděl jako 100% load daného threadu. A v tom to je. HT nejvíc benefituje v těhlech situacích ala programech co maj tunu threadů ale tak špatně optimalizovanejch že nevyloadujou CPU.

I kdyby jsi měl třeba krásnej teoretickej scénář kde by i přes 100% load mělo HT hodně benefitovat, stylu mam thread co vytíží ALU z 60% a FPU z 10%, pro TM se tváří jako 100% load thread a k němu pustim druhej přes HT jádro co vytíží třeba 10% ALU a 70% FPU, teoreticky to vychází tak že by oba měly jen naplno protože volné prostředky jsou, ale v praxi to tak nebude v nejlepšim případě ten na HT pojede zhruba 30-40, a nebo oba 60% přičemž klesne výkon toho prvího threadu. Aby to fungovalo ideálně musel by každej thread mít vlastní front-end a vlastní branch prediction ale to už by byl zase křemík navíc a najednou přidáváš přidáváš až zjistíš že by bylo lepší tam vlastně mít další jádro. HT je free, jakmile by jsi pri něj musel přidávat citelné množství křemíku do jádra už by se nevyplatil. Tak se k tomu staví Intel. Třeba Power procesory od IBM maj mnohacestné HP ale ty fungujou úplně jinak. Největší silnou stránkou Intelu je právě front-end a efektivita branch prediction. Potom také cache system, ale to první mnohem více. Samotné ALU a FPU si myslim že navrhnout dovedou, ale síla Intelu je v tom že ty své dovede krmit mnohem efektivněji a ještě je to stojí tunu tranzistorů. V době K5 vs Pentium mělo AMD stejně efektivní front end ale byl 4x větší než ten v Pentiu. Doba se hodně posunula, ale AMD se neposunulo od K10, efektivita v tomto ohledu jim s FX spíš klesla, a dodnes nejsou schopný překonat Core2 v těhlech aspektech, a to je to proč odpadli, protože Intel se od té doby s Nehalemem a následovníky co z něj vycházej posunul hodně.

Je hezká že zdvojili ALU a že teorie říkala že v serverech to bude dobý. Špatná efektivita, praktickej výkon, horší IPC než jeho vlastní předchůdce (potíže vůbec překonat K10 opterony v praktickém výkonu při stejném TDP) a změny licensí SW na počet threadů oproti počtu CPU co se používalo v minulosti znamenaly největší propadák v serverech v historii AMD, a z toho se jentak nevyhrabou.

Edit k Phenomu: Phenom by šel zrychlit. Viz llano versus K10 bez L3, teď si představte llano s L3 a větší L1 + AVX, odhadněte si plochu jádra, 8 fyzickejch jader a FXka by to rozdrtilo. Problém je ale že vejš se to nedostane, ta architekura vyšší frekvence nedá, vyšší IPC se z ní nevytříská, tzn na Intel by to nestačilo. tak jako tak a byl by zde nulovej potenciál do budoucna. Je otázka jestli vydání FX bylo lepší. To bylo spíš rozohodnutí managmentu (možná tlak Investorů pokud je AMD má), kterej se často rozhoduje nelogicky a místo celkovejch čisel a praxe je zajímá rentabilita jednotlivejch projektů. Ala už jsme utopili xx peněz v tomhle projektu A tak nám musí přinést xxx peněz jako zisk. Nemůžeme jej zrušit a říci projekt A selhal, vraťme se k projektu B kterej nám přinese v praxi více peněz protože je lepší.

Z tohodle důvodu došlo třeba u Intelu k tlačení Netburstu i vdobách post Northwood a po přídhocu K8, ala když každej věděl že je death. Kdyby intel vzal pentium M či později Core1 )což jso udefakto vylepšené P3 s 4x tak rychlou FSB a 4x takovou cache), a pustil je do desktopu tak by se mu dařilo mnohem lépe než s Netburstem a i K8 takovej čip porážel. Ale neudělali to protože projekt netburst musel sám sebe zaplatit. To samé teď udělalo AMD. Vydalo špatnou věc které se musí zaplatit aby ten kdo jí tlačil navrhl a investoval do ní stamiliony dolarů nepřišel o koryto. Takhle to prostě ve velkejch firmách chodí.

Edit2: K těm OS, marketingovej kec. Win7 maj úplně stejnej sheduler jako Vista, a od XP se v tomto ohledu taky nijak zásadně neliší, z toho plynou problémy využívání HT threadů stejně jak fyzických ,problémy s core aprkingem, atd, atd. Ala ty potíže co na win7 způsobovaly že některej SW jel s HT hůře než bez něj. Až win8 tohle změnily, a nyní NV drivery které ten thread management starších NT6 běhe hraní olvádaj ručně, tzn tenhle problém odstranily.

Doc: Del se spíš snažil říci, že pipeline P4 kvůli své délce byla často nevyužitá(muselo se např. čekat při špatném odhadu) a aby Intel, alespoň toto částečně snížil, tak alespoň přidal možnost spuštění dalšího paralelního thread pomocí HT.

Pokud se nepletu, tak nejnovější odemčené Káčkové i5 a i7 už mají i ativovánu plnou podporu VT-D, což?

Koukám že podporujou, ale hlavně, konečně podporujou TSX instrukce, to si myslim že je do budoucna to nejdůležitější. Del řekl správnou věc, ale realita je taková, že délka pipeline to až zas tak tolik neovlivní. Willamete je 20 stage pipeline, Northwood je 21, prescott je 31. Prescott má jen minimální benefit bonusy z HT oproti NW a to umí SSE3 které částečně řeší některé věci s HT sychronizací. A pipeline je defakto o 50% delší. Stejně se ale kameny nepohnuly.

Podobně můžeme nahlížet na haswell. Lidi čekali více už jen díky tomu že se mu rozšířila sběrnice do L1 a podobné věci co se nepohnuly od doby Nehalemu, a když né více tak alespoň vyšší bonus HT, protože tam už se to využije.... hmm, ne. Nestalo se, HT se zvedlo o trošku a o trošku se zvedlo i single thread IPC. Opět se žádnej HT superboost nekonal, většina změn byla jen aby to stíhalo krmit silnou FPU při provádění AVX. Intel opravdu nebude investovat tranzistory do HT.

Jen tak btw pentium 3 má 10 stage pipeline, original Pentium PRO mělo 15. Core 2 má 12 stages, Nehalem má 14 stages Sandy bridge až Haswell maj rovněž 14, může se ale prodloužit na 19 pokud FPU dělá AVX výpočty které musí dělat na 2 průchody. Phenom má 12 stages, FX má 20 stages.

Nehalem má pokud se nepletu 16 stages pipeline depth. V rozhovoru s inženýry AMD na webu Hardcop bylo jasně řečeno, že BD má o 25% hlubší pipeline oproti K10.

Bulldozer má 15 stages pro INT a az 20 stages pro FPU

http://www.realworldtech.com/nehalem/

http://citavia.blog.de/2011/04/07/amd-b ... -10968638/

http://m.hardocp.com/article/2011/11/29 ... 7ObkcpGGrc

The pipeline isn't a physical structure in the obvious sense of the term, but rather a specialised set of hardware and queues designed to allow the chip to process multiple instructions at once, through the pipe. Conroe (2006) made use of a 14-stage pipeline, Nehalem (2009) saw the pipeline deepened to 16 stages, and in Sandy Bridge (2011) Intel introduced a decoded uop cache to make the current 14-stage pipeline more efficient than ever before.

tak či tak je co se délky pipeline týče mezi procesory AMD a Intel minimální rozdíl. 14 vs 15 vs 16. Největší rozdíly jsou bez ohledu na výrobní proces v cache a v uspořádání ALU/FPU.

Ještě k tomu srovnání technologií:

Intel hyperthreading přidává asi 5% tranzistorů a ostatní logiky k jádru s teoretickým boostem až 0 - 25%

The logic needed to make Hyper-Threading work adds only 5% to the Pentium 4's die size, including duplicate copies of key resources necessary for maintaining two architectural states on one chip. Intel points out that's not much extra real estate for an enhancement that can improve performance by as much as 30% in the right scenarios.

AMD CMT vypadá z pohledu čipu nějak takhle:



s tím, že škálování threadů je mnohem lepší než u HT, díky zdvojeným zdrojům, ale také stojí více tranzistorů ( cca 12% )

Hladis tvrdí, že CMT je špatné, protože BD byl špatný. Ale vyměňmě jádra Bulldozer i s jeho neefektivní cache za jádra Sandy Bridge se sdílenou FPU a výsledek bude čip s podobným výkonem jako plnohodnotné Sandy Bridge. I kdyby byl výkon jen na 90% ze Sandy Bridge, byl by to IMHO výsledek vynikající. Mohl bys mít tentýž výkon na mnohem menším die.To byla také filozofie AMD, která stála za vznikem BD architektury. Problém byl, že v době vzniku BD byla AMD ve velmi špatné situaci, aby přežili museli prodat svoje továrny turkům a propustit spoustu lidí. To se na výsledku muselo podepsat...

Ale to prece nejde abys rouboval SB do Buldozera a pochybuju, ze by to Intel vůbec nekdy okopcil. Skoda ze Intel nemůže udelat svůj Bulldozer, aby vsem ukazal, ze je to ptakovina Intel myslim vi proc se drzi zabehnuty konstrukce a moc se v ni nevrta. Bulldozera bych ani nesvadel na tehdejsi situaci, když navrh na nej byl uz stary a bylo to Dirkovo dite a bylo odejito hodne lidi z nextgenu. Jinak tovarny prodali arabacum ne ?

Hladis píše:Ale to prece nejde abys rouboval SB do Buldozera a pochybuju, ze by to Intel vůbec nekdy okopcil. Skoda ze Intel nemůže udelat svůj Bulldozer, aby vsem ukazal, ze je to ptakovina Intel myslim vi proc se drzi zabehnuty konstrukce a moc se v ni nevrta. Bulldozera bych ani nesvadel na tehdejsi situaci, když navrh na nej byl uz stary a bylo to Dirkovo dite a bylo odejito hodne lidi z nextgenu. Jinak tovarny prodali arabacum ne ?

Turci nebo Arabové, je to stejná pakáž

To roubování bylo jen ilustrační. Nikde není napsáno, že CMT musím mít takové uspořádání jako Bulldozer, stejně jako nikde není napsáno, že musí používat write through cache, nebo dvě ALU na jádro, atd. Čili stejný princip jako u Bulldozeru lze použít v kombinaci s úplně jinými jádry, třeba ARM nebo těmi v SB. Lze tedy vyrobit CMT based Sandy Bridge s úplně odlišným výsledkem než měl Bulldozer.

A proč by to Intel neudělal ? Heh, vůbec bych se nedivil kdyby ano. Intel přece už od AMD "okopíroval" spousta nápadů, ať jde o Integrovaný paměťový řadič nebo QPI jakožto obdoba Hypertransportu pro servery. Nakonec některé materiály z vývojového oddělení ukazují, že se Intel modulární architekturou minimálně také zabýval

OT. Turek a Arab je dost velky rozdil to mi ver

Ano, urcite se tim Intel zabyval. Bylo by divny kdyby ne a kdyby si to neoveril, ale nepostavil na tom nic.......kdyby to byl takovy super napad, tak by to okopirovali a nejak vyuzili, ale kde nic, tu nic.

Hladis píše: Ano, urcite se tim Intel zabyval. Bylo by divny kdyby ne a kdyby si to neoveril, ale nepostavil na tom nic.......kdyby to byl takovy super napad, tak by to okopirovali a nejak vyuzili, ale kde nic, tu nic.

no on má Intel oproti AMD vždycky určitou setrvačnost, než s něčím "novým" přijde na trh

A proč by to Intel neudělal ? Heh, vůbec bych se nedivil kdyby ano. Intel přece už od AMD "okopíroval" spousta nápadů, ať jde o Integrovaný paměťový řadič nebo QPI jakožto obdoba Hypertransportu pro servery.

Lebo intel kopiruje len dobre napady...

Mozna v budoucnu Intel prekvapi a nejak to za AMD dozene k dokonalosti a pouzije to Ale moc tomu neverim. Maximalne by pouzil ideu, ale jinak by to bylo urcite kompletne prekopany. Stejne s ohledem na tlak v energeticky efektivite se mi nezda, ze by to Intel prejal. Stále to potřebuje vic kremiku nez HT.