Stránka 1 z 1

co dělá L1 a co L2

Napsal: pon 10. led 2005, 09:26
od Onasisu
Nedavno jsem se bavil s kamosem na tema procesory a on mi stale tvrdi ze L2 je nedulezita, teda myslel to asi tak ze kdyz ma procik, nortwood s 512kb L2 a ja dejme tomu prescota 2MB L2 tak ze to je uplne jedno. Na L1 zalezi vic to mi je asi jasny ale proc by pak delali L2 tak velkou kdyz se podle nej jen "flaka".

Napsal: pon 10. led 2005, 10:25
od Dony
cim vetsi je cache na CPU, tim mensi je potreba pristupu do RAM (samozrejme v zavislosti na situaci), vyuzivani cache je optimalizovano tak, aby bylo pokud mozno co nejvyssi, takze se urcite neflaka a neni k nicemu. Vyrobci CPU nezvetsuji plochu cipu jen proto, aby to vic hralo :-D

Re: co dělá L1 a co L2

Napsal: pon 10. led 2005, 10:45
od random
Onasisu píše:Nedavno jsem se bavil s kamosem na tema procesory a on mi stale tvrdi ze L2 je nedulezita, teda myslel to asi tak ze kdyz ma procik, nortwood s 512kb L2 a ja dejme tomu prescota 2MB L2 tak ze to je uplne jedno. Na L1 zalezi vic to mi je asi jasny ale proc by pak delali L2 tak velkou kdyz se podle nej jen "flaka".
:lol: ...... L2 je nodolezita....... , skus si pozriet len rozdiel medzi NW P4 a Celeronom NW P4 ktory ma len 128KB L2 cache......, rozdiel vykonu je uplne extremni...... :wink: , architektura P4 je enormne zavilsla na L2 cache ......

Napsal: pon 10. led 2005, 12:00
od Palec123
L2 cache je dulezita, to urcite je. Ale co L1 cache. P4 maji L1 cache 16kb a Athlony 128kb. A kde lezi hranice L2. Myslim to tak, ze i kdyz ji budou stale zvetsovat, vykon uz neporoste...

Napsal: pon 10. led 2005, 12:03
od Sentenced
Palec123 píše:L2 cache je dulezita, to urcite je. Ale co L1 cache. P4 maji L1 cache 16kb a Athlony 128kb. A kde lezi hranice L2. Myslim to tak, ze i kdyz ji budou stale zvetsovat, vykon uz neporoste...
Samozrejme zalezi na architektuře CPU..

Rozdil napr. mezi Celerem NW a "plnym" NW P4 byl díky L2 cache dost velkej (+ dost udelala rychlejsi FSB), ale rozdil mezi 512kB a 1MB uz takovej neni (dáno samozrejme take tim, ze L2 u prescottu je jednoduse receno pomalejší).

Stačí se podívat na vysledky Prescotta 2MB, narust vykonu tam oproti 1MB je - ale neni to nejak razantní, proste pouhy zvyšovaní cache neni nejaka extra cesta k vyssimu vykonu, ma to svou mez.

btw. rozdily ve vykonu vs. velikosti L2 jsou aplikace od aplikace jiny.

Napsal: čtv 13. led 2005, 13:41
od RiBi
Palec123 píše:L2 cache je dulezita, to urcite je. Ale co L1 cache. P4 maji L1 cache 16kb a Athlony 128kb.
Tu treba dávať pozor. P4 pracuje s L1 cache úplne odlišne ako ostatné precesory. Aj keď jej vekosť sa môže zdať malá, na účel plne postačuje. P4 si do L1 cache totiž ukladá už dekódované inštrukcie vo forme pár bitov dlhých mikroinštrukcií. Mikroinštrukcie sú vlastne komunikačným prostriedkom s výkonnými jednotkamii P4. Všetky majú rovnakú veľkosť a sú ľahšie triediteľné ako bežné inštrukcie, lebo tie majú rôznu dĺžku. Tým, že si P4 uchováva mikroinštrukcie v L1 cache, odpadáva nutnosť dekódovať opakujúce sa inštrukcie a šetrí sa tým čas...
Palec123 píše:A kde lezi hranice L2. Myslim to tak, ze i kdyz ji budou stale zvetsovat, vykon uz neporoste...
Uvidíme časom... Ako už administrátor napísal, rozdiel medzii Celeronom a P4 (obaja s jadrom Northwood) je vďaka L2 cache dost veľký, ale rozdiel medzi 512kB a 1MB (Northwood a Prescott) už tak veľký nie je. V prvom prípade sa jedná o veľkú závyslosť architektúry NetBurts na cache. Tu platí málo cache = ešte menej výkonu. Rozdiel vo rekvencii FSB nehrá až takú veľkú úlohu. Tá sa prejaví na rýchlosti práce s pamäťou a aj na rýchlosti komunikácie zo systémom, ale nie je to až také výrazné (samozrejme záleží na veľkosti rozdielu). Čo sa týka porovnania P4E a P4 N, tam už rozdiel veľkosti cache nie je až taký pozorovateľný. 1MB L2 cache u P4E má vyššiu latenciu ako 0,5MB L2 cache u P4 N, teda je pomalšia. Výkonostný rozdiel medzi P4E a P4 N je však taký malý kvôli veľmi dlhej pipeline (31 oproti 20 stupňom) a nedostatočne dokonalej jednotky na predpovedanie inštrukcií. Počet stupňov pipeline označuje koľko inštrukcií môže mať procesor súčastne ropracovaných. Mať rozpracovaných 20, resp. 31 inštrukcií naraz je celkom slušné číslo. Stačí však jeden nesprávny krok u predpovedania inštrukcií a celý obsah pipeline by bol spláchnutý. U P4 N by to znamenalo, že by sa 20 hodinových cyklov prakticky len čakalo, u P4E by sa čakalo o trtinu viac - 31 hodinových cyklov (práve toto sa mi zdá ako najväčší dôvod "pomalosti" P4).