Procesory AMD 15h "Bulldozer&Bobcat"- info, testy, spekulace

[del42sa]

AMDx128 je tam kvůli 256Bit AVX ne kvůli Windows...

Jelikož Bulldozer umí zpracovat nové AVX instrukce, všechny jeho výpočetní jednotky jsou 128 bitové. Stejně jako u konkurenčního Sandy Bridge, musí být 256 bitová instrukce zpracována jako dvě microOPs a dekódována jako dvě macroOPs. Zde se pozastavme nad implementací nových instrukčních sad do AMD procesorů v minulosti a současnosti. Když Intel v roce 2000 uvedl SSE2, trvalo to AMD tři roky aby tuto sadu představilo v prvních čipech architektury K8. Když pak následně Intel představil 128 bitové výpočetní jednotky v roce 2006, AMD je implementovalo o rok později. Nyní se ale kroky obou konkurentů srovnají, AVX bude obsaženo v obou procesorech (Bulldozer i Sandy Bridge) ve stejnou dobu, AMD bude v High-endu zřejmě dokonce první, jelikož Intel uvede procesory nové architektury do patice LGA 2011 až na konci roku, tedy až pod AMD.

Tato skutečnost sice ukazuje vyspělost obou řešení, praktický dopad ale ještě dlouho mít nebude. Nové instrukce zatím nepodporuje žádný masově rozšířený software, a ani se tak v nejbližší roce nestane. U obou výrobců procesorů je tedy zatím AVX jednotka zbytečná, nebude využitá ale bude spotřebovávat energii.

Stejně jako jádra pro výpočet celých čísel, jsou také FPU jednotky odděleny od dedikovaných Schedulerů a používají všechny jeden sdíleny Scheduler. Čtyři pipeline jsou krmeny daty ze Scheduleru se 60ti vstupy, ten je o 50 procent větší než byla Rezervační stanice současné architektury K8 (10h). Srdcem FPU clusteru jsou dvě 128 bitové FMAC jednotky, jež umí dělit a odmocňovat s proměnnými latencemi. Obě tyto jednotky zvládají FADD a FMUL instrukce, první pipeline obsluhuje 128 bitovou jednotku celých čísel, primárně určenou pro instrukce AMD XOP. K pipeline je dále připojen hardware překládající operace celých čísel do čísel v plovoucí desetinné čárce. Najdeme zde také crossbar hardware (XBAR) pro složitější operace jako permutace, a další.

Druhá polovina výpočetních jednotek v FPU clusteru má s výpočty v plovoucí čárce málo společného. Jde o dvojici symetrických 128 bitových SIMD ALU jednotek počítající aritmetické a logické operace. Celý FPU cluster dokáže zpracovat dvě 128 bitové fronty instrukcí, lepší zátěži dopomáhá FL load buffer. Pokud například obě jádra pošlou čtyři 128 instrukce pro všechny čtyři jednotky, buffer vypustí 256 bitový výsledek v jednom taktu, a druhý 256 bitový v druhém.

[flanker]

AVX podporuje výpočetní y-cruncher v poslední verzi, LINX, FRamework 4.1 prý...Adobe snad na něčem taky pracuje. Snad se tento instrukční set rozšíří. JInak jaký smysl by pak mělo neustálé přidávání instrukcí

[webwalker]

No, a to už se na nás pomalu řítí AVX2 a my tady porovnáváme cpu stále podle SuperPi
Kdyby nebyl ZLOBR takový jouda, tak by nás tady nekrmil výsledky SuperPi, ale hodil by třeba IBT Linpack

[froxic]

koukam, že už je to téměř oficiální, bude podpora x86, AMD x64 i AMD x128, to by mohly v microsoftu přijít s 128bit verzí Win8

A k čemu by těch 128bitů pro OS bylo dobré? 32bit OS měli limit 3-3.6GB pro podporu operační paměti. 64bit Windows 7 mají limit 192GB, serverové OS kolem 1-2TB ram... Ale tady se bavíme o normálních stanicích pro běžné uživatele, kde 192GB na RAM určitě postačí, když se do TOP desek s co největšími moduly vleze stejně zlomek této velikosti. Další hledisko je výkon CPU obecně a to si myslím, že by zůstalo na stejné úrovni jako v 64bitech, ale třeba se za 10-20 let dočkáme takových to CPU i OS.

[THANATOS]

webwalker SuperPI je super, mas to aj v nazve a preto v nom treba testovat.

[flanker]

superpi se prostě holt testuje pro zajímavost, ne pro odpovídající výkon CPUček. Lze s ním však proovnávat obdobné architektury, např Core Duo vs Core i7 vs core i7 druhé generace a nebo K8 vs K10 vs K10.5

[flanker]

Zde je to myslím dobře vysvětleno- rozdíl mezi klasickým zpracováním procesů a modulovém. Velmi zajímavé.
http://pctuning.tyden.cz/index.php?opti ... josc321658

[THANATOS]

flanker tak som si to predstavoval. Inzinieri boli rozumni a docielili co najlepsieho vykonu pri vyuziti 4 vlakien, tym, ze vyuziju len jeden integer v kazdom module, cize vsetko zdielane vyuziva len jeden z nich. Toto bol fakt dobry tah, musim gratulovat, horsie je to ak by potrebovali 8 vlakien ale kompromis tam musel byt a pri ploche modulu to bol velmi dobry kompromis, ale nie som si taky isty 16MB cache nebolo by len 8MB lepsi kompromis, prilis vela plochy zaberaju a tomu umerny vykon nepridaju.

P.S. dal trochu pesimisticke cisla efektivity mensie ako AMD udava, ale v niektorych pripadoch mozno to tak bude.

Pokud bych to měl odhadnout, nebude už modul (jedno jádro) pracovat s efektivitou 100 procent jako v případě čtyř threadů, ale třeba s 80-ti procenty, ovšem se dvěma jádry (2x80). Efektivní výkon tedy klesne na jádro, na modul se ale zvýší o předpokládaných 60 procent.

podla AMD by to malo byt 180%(2x90) namiesto 160%(2x80) ako hovori OBR a to je len o 15% menej ako 2 identicke jadra, ktore daju 195% vykonu jedneho jadra.

[froxic]

Ani zatížení 8 jader nevidím jako tragické, když to bude daleko efektivnější jak konkurenční HT u Intelu. Přitom plocha čipu snad i menší. Poměr výkon/plocha čipu/watt bude dle mě impozantní.

[THANATOS]

froxic ano, mas pravdu, bude tam len rozdiel v tom, ze L2 cache nebude len pre jeden integer cluster ale pre dva, cize polovica pre jeden. Vsetko zavisi od toho ako dobre vylepsili(rozsirili) zdielane casti, a moj nazor je, ze ked bude nejaky prepad pri 8 vlaknach tak to bude hlavne pri FP operaciach a nie pri aritmetickych z dovodu, ze Flex FP sa rozdeli na dve rovnake casti v kazdom module.

P.S. tiez suhlasim s tvojim nazorom, ze Intel do niekolkych rokov pouzije obdobu modulu namiesto HT, ktore je ako tak dobre len v testoch a to je asi tak vsetko.

[del42sa]

Ne L2 chache má každé jádro vlastní, sdílená je až L3 cache

[THANATOS]

del42sa

Ne L2 chache má každé jádro vlastní, sdílená je až L3 cache

L2 v module by mala byt tiez zdielana medzi dvoma integer clustrami.
Toto som rychlo nasiel na wiki.

Bulldozer module consists of the following:
up to 2048 kB L2 cache inside each module (shared between the cores in a module)

a tu je obrazok prezentacie
http://www.xbitlabs.com/images/news/201 ... ug2010.png
v integer clusteri nie je L2 cache len L1.

http://images.anandtech.com/reviews/cpu ... ruarch.jpg
aj tu je len zdielana

[flanker]

del:to teda nemá, L2 je sdílená o velikosti 2MB pro dvě jádra, proto se tomu taky říká modul (modulové upořádání). Pokud např nastane tedy situace vytížení všech 8 vláken, jádra se budou někdy brát o FP jednotku a vždy o L2 cache.

BD FX 8xxx má 4x 2MB L2 + 8 MB L3

[yuri.cs]

Jestli OBR nekeca, tak nekajky interni hw scheduler, ktery prekonava ten OS, to je dost zajimava vec. Nebo ze by to byla zalezitost mozne aktualizace CPU driveru s AMD F15 ve Win7 SP1?

Kazdopadne tohle je po PowerTune dalsi zajimava technologie.

[Baneshee]

Pochybuju (teda doufam) ze nepujde o SW zalezitost, ale ciste HW, v serverech kde ma BD nejvic zavalet na Win nikdo nepojede a horsi vykon a spotrebu si tam nemuzou dovolit. CPU co by potreboval doladit vykon pomoci ovladacu, to by byla nepekna novinka.

[yuri.cs]

Adopce takovyhle veci je ve sfere Linuxu a dalsich Unixovych OS daleko pruznejsi. Viz TLB bug.

[del42sa]

Flanker: del:to teda nemá, L2 je sdílená o velikosti 2MB pro dvě jádra, proto se tomu taky říká modul (modulové upořádání). Pokud např nastane tedy situace vytížení všech 8 vláken, jádra se budou někdy brát o FP jednotku a vždy o L2 cache.

jo sorry... popletl jsem si to s L1 Cache , která je exkluzivní pro každé jádro, nicméně modul by se tomu říkalo i kdyby ta L2 byla také pro každé jádro exkluzivní, protože ještě pořád zbývá společná Flex-FPU, Fetch a Decoder. třeba takhle http://del42sa.rajce.idnes.cz/Bulldozer#BD_Cache_1.jpg

[THANATOS]

yuri.cs Ak bude aktualizacia ako vravis, tak mozme ocakavat narast vykonu vo vsetkom okrem single core.

[flanker]

aktualizace OBR newsky, vybírám citaci:
UPDATE: Zkusil jsem Cinebench R11.5 počítat čtyři jádra ve dvou modelových případech: Poprvé jsem nařídil procesoru ať využije první čtyři jádra ve dvou modulech (jádra 0,1,2,3). Pak jsem čtyři thready rozhodil do jader po modulu (jádra 0,2,4,6). jaký byl výsledek. Rozdíl byl 17 procent. Sdílení prostředků v jádru má dopad na výkon +/- 17 procent. Tedy jsem se s odhadem 80-ti procent moc nespletl ...

to je tedy ten praktický rozdíl mezi standartními core s vlastníma jednotkama a vlastní cache a mezi modulovými

[yuri.cs]

...Pak jsem čtyři thready rozhodil do jader po modulu (jádra 0,2,4,6)...

Cim tu afinitu nastavoval nerekne, protoze task mngr to dle jeho vlastnich slov nebyl.