Intel Sandy Bridge/Ivy Bridge - infa, novinky, spekulace

[tom42]

Není tu nějaký intel insider co by tušil kdy u nás půjde koupit XEON E3-1245 v2 ?
(třeba czc už ho má v ceníku měsíc a pořád ho nikdo reálně neprodává)

[flanker]

Edward:hm, už to zas změnily...Nicméně to ničemu nevadí.

[flanker]

Ivy Bridge-E i7-4960X vs Sandy Bridge i7-3970x

http://www.coolaler.com/showthread.php/ ... ge-E-3970X

rozdíl jest měřitelný, ale zas nijak výrazný. Zajímavý však ten CPU bude hlavně na WR v těžkých benchmarcích.

[semmtex]

dokud to nebude 8jádro tak jen samá nuda

[flanker]

to dle mě přijde čist jako desktop CPU (ne Xeon) s Haswellem-E. Upgrade ale ze SB-E se ale nevyplatí no

[666terrorist]

sory za OT,

nevíte co je s Obrem? Dlouho žádná recenze PCT..... 4960X by bylo ideál. téma a ono konkurence

[StepanPepan]

Obr vyměknul.

[StepanPepan]

IB-E bude jenom šestijádro? To snad ne? Co jim brání uvést drahé osmijádro?

[Hladis]

IB-E bude jenom šestijádro? To snad ne? Co jim brání uvést drahé osmijádro?

Nikdo ho v non-profi nepotrebuje a konkurence netlaci. Pokud chci osmijadro a chci ho opravdu využívat, tak koupim Xeona a k tomu uplne jiny zaklad.

[flanker]

problémem je částečně TDP...šlo by uvést třeba níže taktovaný 8C/16T, byl by silnější v multi, ale slabší v singlu než hodně modelů Sandy Bridge.
Takže leda ten Xeon a nebo i tak více než dostatečný výkon vysokotaktovaného IB-E 6c/12t.

[nonestaciti]

Čisto hypoteticky by sa ale IB-E 8C/16T na 4.0GHz OC mohlo zmestiť do 130W, základ na 3.5GHz by bola brnkačka do 110W. Počítam s odladeným výrobným procesom a výberom lepších čipov. Skôr sa prikláňam k myšlienke, že ich k tomu nič nenúti.

[Maor]

Vrtá mi hlavou jedna věc, IB má prý oproti SB přepracovaný HT, takže IB prý dynamicky přiděluje prostředky vláknům, což by se mělo projevit menším omezováním v singlu oproti SB.
Máte někdo třeba nějaký srovnání, kde by to bylo vidět?

[dexterav]

problémem je částečně TDP...šlo by uvést třeba níže taktovaný 8C/16T, byl by silnější v multi, ale slabší v singlu než hodně modelů Sandy Bridge.
Takže leda ten Xeon a nebo i tak více než dostatečný výkon vysokotaktovaného IB-E 6c/12t.

mňa by ten 8c/16t potešil , aj preto som išiel do s2011

[del42sa]

Vrtá mi hlavou jedna věc, IB má prý oproti SB přepracovaný HT, takže IB prý dynamicky přiděluje prostředky vláknům, což by se mělo projevit menším omezováním v singlu oproti SB.
Máte někdo třeba nějaký srovnání, kde by to bylo vidět?

Nepopletl sis to s Haswellem ? Ten má ALU navíc oproti SB/IB a přepracovaný HT ... IMHO má SB a IB HT úplně stejnej.

Haswell is a processor with more execution units (two new ports), and new instructions.

Port 0: Integer ALU, FMA 3, FP MUL, Div, Branch, SSE Int ALU/Int MUL/Logicals/Shifts.
Port 1: Integer ALU, FMA 3, FP ADD/MUL, Slow Int, SSE Int ALU/Logicals
Port 2: Load/Store Adress
Port 3: Load/Store Adress
Port 4: Store Data
Port 5: Integer ALU, FP/Int Shuffle, SSE Int ALU/Logicals
Port 6: Integer ALU, Branch
Port 7: Store Adress

Now there are 4 integer units, was added a simple integer and branch, a Store Address and also 'FMA3' to ports 0 and 1, and 'FP MUL' to port 1

What is not talked about is the “Frontend”, if equal to Ivy bridge (Cisc instr 4+1) no dramatic improvement in single thread, but any improvement will be perceived in HyperThreading to have more execution resources available in the backend.

Haswell processor is now fatter. The question is whether this amplitude will be reflected in the overall performance, now seems like too wide as bulldozer/Piledriver single decoder, feeding 4-way to 12 execution units (int 4 + FPU 4 + int 4)

[Maor]

První změnou je navýšení výkonu na takt v single-thread operacích. Vzhledem k faktu, že procesor podporuje Hyper-Threading (dále jen HT), je nezanedbatelná část výpočetní pipeline zdvojená a napevno přiřazená právě dvěma vláknům pro případ zapnutého HT. Pokud je ale HT vypnutý nebo probíhá náročná úloha jen v jednom vláknu, jsou tyto obvody na nic a nevyužité. Intel nyní tuto skutečnost změnil. Prostředky se nyní alokují dynamicky dle zatížení. Pokud bude spuštěna úloha v jednom vláknu, přidělí se vše jen jednomu vláknu a žádné (nebo jen málo z nich) obvody v jádru nezůstanou nevyužité. To by mělo zvýšit single-thread výkon až o 5 procent.

PCTuning
Nikde jinde jsem o tom nic neviděl

[del42sa]

O tom jsem nikde nečetl. Nevím co přesně má OBR na mysli tou zdvojenou částí pipeline ? HT u Intelu funguje na principu nevyužitých prostředků ve výpočetní pipeline, protože ta dle výpočtu není nikdy zatížena rovnoměrně (viz obrázek). Samotná technologie HT potřebuje mám ten pocit cca 5 -10% tranzistorů navíc. Co se s HT technologií v CPU pravděpodobně rozšířilo nejsou výpočetní jednotky ani FPU, ale spíše určitá část front-endu a scheduler, který rozděluje zpracovávané uops na jednotlivé porty.



Takže HT už z principu fungování dynamicky přiděluje virtuální thread/vlákno k volným/nevyužívaným prostředkům. (prostředky = výpočetní jednotky = ALU/FPU/volné porty)



IB se od SB co se výpočetních jednotek týče nijak neliší, takže opravdu nevím, jak by mohl HT u IB nějak výrazně jinak hospodařit s volnými prostředky ("..prostředky se nyní alokují dynamicky dle zatížení" ) protože tak to dělá HT normálně, tak HT funguje.

U Haswellu ale přibyly fyzické porty a další čtvrtá ALU, která by bez HT byla nejspíše většinu času nevyužitá, protože je problém naplno vytížit už 3 ALU. Nyní tedy Haswell u virtuálních vláken bude mít k dispozici vedle již zmíněné rozšířené logiky scheduleru také vlastní fyzickou výpočetní jednotku (ALU) a vlastní volný store port, což by při vytížení výpočetní pipeline na fyzických jádrech nemělo vést k poklesu výkonu HT vláken z důvodu nedostatku volných prostředků... (tedy alespoň teoreticky) Nevím jestli jsem to napsal srozumitelně, ale snad se to dá z toho textu pochopit.

PS: je také možné, že čtvrtá ALU a store port + branch unit má kromě HT co do činění s rozšířením AVX2 a novými 256-bit INT instrukcemi http://www.drdobbs.com/tools/intel-avx2 ... /231000372