AMD APU-Raven Ridge (17.1h)

[del42sa]

ta cena dražší verze se smt taky vůbec není špatná ohledem na nabízený výkon obzvlášť když si vzpomenu za jaké pálky se prodávalo nepovedené Kaveri APU, které stálo skoro pět tisíc

[flanker]

jj, někde jsme četl i o OC iGPU (jádro+DDR4 RAM) a že v 3DMarku máš pak skok snad až 30%.

[Jan Olšan]

ta cena dražší verze se smt taky vůbec není špatná ohledem na nabízený výkon obzvlášť když si vzpomenu za jaké pálky se prodávalo nepovedené Kaveri APU, které stálo skoro pět tisíc

Nebylo to i drahým dolarem? Tak byl rok 2014-2015, laťka výkonu iGPU byla níž.

Jinak vůbec neříkám, že je 2400G drahý, IMHO je to hodně dobrá cena za tu výbavu (to GPU je tam v podstatě zadarmo). To mě hodně překvapilo, hádal jsem, že bude i větší příplatek než ta pětistovka u Bristola (viděl jsem ty ceny už v neděli v tom předčasně vydaném videu na engadgetu a myslel jsem si, že se ten človek spletl nebo naletěl na nějakej neofiko výmysl).
Akorát že to 2200G je ještě o dost atraktivnější.

A popravdě, už to R3 za dvojku-něco se mi blbě obhajuje, když v podstatě vůbec žádnej upgrade nepotřebuju a bylo by to jen tak "ať jsme moderní" (AM4, aktuální ovladače. I když teda zase - jsem od Crimsona na té poslední legacy verzi Catalystu a vůbec mi to nevadí). Asi bych klidně mohl jet na Richlandovi dalších pět let... jestli ne víc. Navíc je tu opruz s řešením nový licence Windows.

[ArgCZ]

počkám na testy ale ten 2400G si na hraní na 90% koupím, jsem zvědavej jestli tam nebude stejná hovadina kvůli který poslední APU letělo z domu, 4199,- je prostě neodolatená cena a taky mě zajímá co s výkonem udělá absence cross-CCX komunikace

[del42sa]

taky nad tím uvažuju, stejný problém jako Kaveri tohle APU mít nebude Jediné co mi vrtá hlavou je docela velký rozdíl v té L3 cache, přece jen z 16MB na 4MB je docela sešup a některým aplikacím by to mohlo vadit

[DOC_ZENITH]

8, nebo i méně. 16MB dělené L3 je v praxi horší jak by bylo 8 jednotné.

[del42sa]

8, nebo i méně. 16MB dělené L3 je v praxi horší jak by bylo 8 jednotné.

Bla bla bla.To jsou jen tvoje teorie, silnější Ryzeny R5 1500 a vejš mají všechny 16MB cache (je uplně fuk jestli 2x8 nebo 1x16) prostě tam ta cache je. ThreadRipper dokonce 32MB L3. Raven Ridge má jen 4MB L3.
Takže když srovnám parametry svého Ryzenu 5 1500X a Ryzenu 5 2500G, tak jediný a největší rozdíl je v té L3 cache ( když pominu lehce vyšší takty a turbo ) Srovnávám samozřejmě CPU část.

[DOC_ZENITH]

Pokud mam 1x8 nebo 4x8 furt mam k dispozici pro onen proces jen 8. Hůř, pokud bych chtěl data z jiného bloku mam 0 a musim se dívat do RAM. To jsou prostě principy jak cache fungujou.

[del42sa]

Pokud mam 1x8 nebo 4x8 furt mam k dispozici pro onen proces jen 8. Hůř, pokud bych chtěl data z jiného bloku mam 0 a musim se dívat do RAM. To jsou prostě principy jak cache fungujou.

tak jinak, když to tedy bereš takhle. Mám dva procesory v UMA konfiguraci v jednom pouzdře mají každý 2 jádra a každý z nich má 8MB L3 cache (čili 2x8MB). A pak mám druhý CPU se 4 jádry, která má jen 4MB L3 cache. Které řešení bude mít lepší výkon ? Takty jsou víceméně stejné.

Navíc není pravda, že se ty CCX musí nutně dívat do RAM, ty CCX jsou přece spojené infinity fabric a přes něj se se můžou tahat data z druhého bloku CCX, kdyby si navzájem lezly do RAM bylo by to daleko pomalejší, navíc použitím rychlejších operačních pamětí se přetaktuje IF a ty latence mezi logickými jádry v rámci 2 CCX vyrazně klesají.

https://www.pcper.com/reviews/Processor ... -between-t

[DOC_ZENITH]

Tenhle test jsem sám kdysi linkoval... problém je otázka - Víme vůbec jistě jestli se koukaj do druhého CCX nebo do RAM? Spíš to vypadá na RAM protože samotné CPU se chová plně jak 2 CPU každej s vlastní cache. Neni to 16MB s tim že 8 je kdesi dále s pomalejšim přístupme, chová se to plně jak dual CPU reportujících 2x8MB.

[del42sa]

Tenhle test jsem sám kdysi linkoval... problém je otázka - Víme vůbec jistě jestli se koukaj do druhého CCX nebo do RAM? Spíš to vypadá na RAM protože samotné CPU se chová plně jak 2 CPU každej s vlastní cache. Neni to 16MB s tim že 8 je kdesi dále s pomalejšim přístupme, chová se to plně jak dual CPU reportujících 2x8MB.

pokud by se takhle chovalo jak popisuješ, tak to CPU nepotřebuje žádnou infinity fabric sběrnici a AMD ji tam vlastně vůbec nemuselo dávat.

[havli]

A pres co by pak jednotlive CCX lezly do pameti?

[DOC_ZENITH]

Tak musíš tam mít něco co bude propojovat interně CPU a NB bloky, ala řadič RAM, PCI-E, atd. K tomu tam je a u TR a epyců taky k propojení dalších CCX bloků a CPU. Vzhledem k tomu že u TR jsem nikde nenašel že by někdo změřil rozdíll mezi latencí cross CPU a cross CCX, nebo obecně jakejkoliv pokles IPC, spíš bych to bral jako podtržítko toho že jedna CCX = 1CPU a jedna die = 2xCCX=2xCPU napojené na infinite fabric.

Edit: Havli mně předběhl.

[del42sa]

Ano napojuje se tím řadič pamětí, PCIe, atd. Zároveň ale mohou dva CCX spolu komunikovat bez toho, aniž by byl vyžadován přístup do paměti. (dle AMD )

The L3 cache is actually a victim cache, taking data from L1 and L2 evictions rather than collecting data from prefetch/demand instructions. Victim caches tend to be less effective than inclusive caches, however Zen counters this by having a sufficiency large L2 to compensate. The use of a victim cache means that it does not have to hold L2 data inside, effectively increasing its potential capacity with less data redundancy.

It is worth noting that a single CCX has 8 MB of cache, and as a result the 8-core Zen being displayed by AMD at the current events involves two CPU Complexes. This affords a total of 16 MB of L3 cache, albeit in two distinct parts. This means that the true LLC for the entire chip is actually DRAM, although AMD states that the two CCXes can communicate with each other through the custom fabric which connects both the complexes, the memory controller, the IO, the PCIe lanes etc.

The aim of this series of measurements is firstly the elaboration of how much power (frame rate) increases from 4 to 6 and finally 8 CPU cores. Secondly, we examine the extent to which the communication between the compute complexes, AMD's basic units of Zen architecture, slow down the process. We remember that four nuclei with 2 MiByte L3 cache slices (8 MiByte total, 16-fold associative) yield a Compute Complex (CCX). Two of these CCXs communicate in Summit Ridge (Ryzen R7) internally via the so-called Inifinty Fabric, a coherent connection. According to AMD, this connection achieves approximately 22 GB of data throughput per second for single-threaded tasks and mixed read / write accesses. The Infinity Fabric plugs data requests to the memory controller and simultaneously checks the L3 cache of other CCX for availability of the requested data. Depending on whether a feedback is returned more quickly, either the other L3 (in most cases) or the memory is accessed. The memory request is canceled if the data already exists in the L3.

http://www.overclock.net/forum/10-amd-c ... one-2.html

ale až takhle jsem do té problematiky nechtěl zabředávat, protože bez ohledu na problematiku CCX jednoduchým srovnáním nabízí Ryzen5 2500G o polovinu méně L3 cache než Ryzen 5 1500X (když vezmu do úvahy, že jde o 2x8MB )

A pres co by pak jednotlive CCX lezly do pameti?

tahle problematika vůbec není tak jednoduchá jak se může zdát. Pokud by dva nezávisle procesory chtěly přistupovat do společné paměti, strašně by to degradovalo výsledný výkon, protože do paměti nemohou oba procesory např. zapisovat zároveň. To co popisuje Zenith u klasického NUMA zapojení procesorů funguje většinou tak, že každý procesor má nejen vlastní cache hierarchii, ale zároveň i vlastní operační pamět, právě z výše uvedených důvodů...

AMD u Ryzenu využívá hlavně UMA zapojení, pouze u EPYPu a ThreadRipperu lze pomocí biosu zvolit také NUMA zapojení s rozdělenou pamětí pro každé DIE, které může u některých aplikací pomoct k lepšímu výkonu.

[DOC_ZENITH]

Tvoříš bariéry které nejsou aby sis v hlavě opodstatnil CCX vs infintie fabric.

Infinite fabric neni nic jiného než další generace HT, ala novej interconnect od AMD.

U 2x numa 2xCPU oba dva neustále přistupujou do paměti obouch CPU, protože aby se tak nedělo musel by bejt SW numa aware, což krom pár databázovejch systémů jaksi ee, a přesto to neni velkej problém.

Co se týče 2 CPU lezoucích do stejné paměti přes 1 řadič, tak to je staré jak SMP samo a bylo to běžné do nástupu integrovanejch řadičů v CPU ala u Intelu do Core2 based Xeonů. Ala neni v tom vůbec žádnej problém. Některé early dual K8 desky mněly dokonce z prostorovejch důvodů RAM jen z jednoho CPU a druhej šahal čistě jen přes HT do RAM toho druhého, a rovněž to nebyl problém, od toho ostatně HT vzniklo. Ryzen v tomhle ohledu ihmo funguje stejně jak fungovaly C2Q slepence.

I dnes můžeš běžně multiCPU systémy ject s pamětí jen v jednom CPU. Pokud máš třeba quad Xeon systém a jediné co máš je 1 modul na jednom CPU, systém stále naběhne a bude fungovat. To kde a jak jsou řadiče ram vs kde a jak jsou CPU je na konci šuma fuk pokud je interconnect dost rychlej.

Z pohledu x86 a obecně architektury, tak každé jádro je vlastně separé CPU, jen na jednom křemíku. Pracujou zcela nezívisle, má svou instrukční pipeline, cache a jediná společná jest L3 přes kterou si můžou přenést informace pokud je nechtěj sahat až do RAM. Dělená L3 u Ryzenu je pro SW to samé jako jakákoliv jiná cache jiného CPU. Pokud proces nenalezl data v cache, jde pro ně do RAM, nebude prohlížet cache ostatních CPU to by byla děsná brzda. I když říkat proces je trochu špatně, protože onen proces nic takového nevidí, vše je to práce HW architektury na pozadí za cílem minimalizovat latence a zrychlit paměťové operace, to je pointa celé cache jako takové.

Jinými slovy, pokud proces vyžaduje data, CPU se koukne do L1, nejsou, do L2 nejsou, Do L3 nejsou, pokud nejsou ani tam koukne se tam kde určitě jsou ala RAM. Nebude se koukat do cache jiného CPU.

[del42sa]

Tvoříš bariéry které nejsou aby sis v hlavě opodstatnil CCX vs infintie fabric.

Infinite fabric neni nic jiného než další generace HT, ala novej interconnect od AMD.

U 2x numa 2xCPU oba dva neustále přistupujou do paměti obouch CPU, protože aby se tak nedělo musel by bejt SW numa aware, což krom pár databázovejch systémů jaksi ee, a přesto to neni velkej problém.

Co se týče 2 CPU lezoucích do stejné paměti přes 1 řadič, tak to je staré jak SMP samo a bylo to běžné do nástupu integrovanejch řadičů v CPU ala u Intelu do Core2 based Xeonů. Ala neni v tom vůbec žádnej problém. Některé early dual K8 desky mněly dokonce z prostorovejch důvodů RAM jen z jednoho CPU a druhej šahal čistě jen přes HT do RAM toho druhého, a rovněž to nebyl problém, od toho ostatně HT vzniklo. Ryzen v tomhle ohledu ihmo funguje stejně jak fungovaly C2Q slepence.

hele, já si nic nepotřebuju opodstatňovat, celou tuhle OT diskuzi jsi sem zatáhnul ty v reakci na můj příspěvek, že Raven Ridge APU má méně L3 cache než klasickej Ryzen R5. To je celé

A to že některé desky měly tebou popisovaný přístup do paměti jestě neznamená, že to nepřináší degradaci výkonu, ale to už je uplně jiné téma.

[havli]

Degradace je, ale mala... na K8 to dela jednotky procent. Sam jsem to zkousel - 1x dual-core vs 2x single-core na desce, kde se vyuziva jen IMC prvniho CPU http://hw-museum.cz/mb/9/msi-k8n-master2-far

Ryzen sam o sobe ma spoustu kompromisu, takze tohle je zkratka jeden z nich a celkem to funguje.

[DOC_ZENITH]

Del já ti řikam že dělené cache = nevyužitelná v situacích kdy thready běžej cross oba bloky. V tu chvíli jako by tam nebyla. Kdybych mněl CPU co bude mít 4 jádra a každé by mnělo svejch 8MB L3 versus CPU 2 co by mněl 8MB společné L3, tak CPU 1 bude vyhrávat ale jen v single threadu locklym na ona jádra s onou cache, v praxi bude ale CPU 2 se sdílenou cache ve většiě praktickejch operací rychlejší protože z ní bude moci benefitovat komplexní SW pracující přes vícero jader. CPU 1 sice nese 4x tolik cache ale je dělená tzn pro operace přesahující 1 jádro na prd.

Mně nemusíš říkat jak tohle chodí či jaké jsou výkonnostní penalizace, atd, víš co jsem vše mněl za systémy a co jsem vše protestoval.

Stejná story je u Ryzenu, vliv CCX vs cross CCX jsem testoval rozdíl ihmo naměřil. Proto řikam že budou existovat situace kde tohle pidi 4 jádro s 4MB L3 bude lepší než Ryzen 1500X co sice nese 16MB, ale ve formně 2x8.

[del42sa]

Proto řikam že budou existovat situace kde tohle pidi 4 jádro s 4MB L3 bude lepší než Ryzen 1500X co sice nese 16MB, ale ve formně 2x8.

to se jistě brzy dozvíme z testů, já osobně se závěry počkám na ně.

[THANATOS]

Ja sa neviem rozhodnut, ktory si mam kupit. 2200g je skoro zadarmo, ale 2400g ponuka o dost viac teoretickeho vykonu za stale rozumnu cenu. Pockam na testy vykonu IGP.
Najhorsia vec na RR je, ze potrebujes dual channel RAM.
1. kupim 2*4GB a neskor ich rozsirit neviem, ak nechcem 4*4GB
2. kupim 2*8GB a platim viac ako za 2400g
3. kupim 1*8GB a mam len single-channel
Asi budem musiet kupit 2*8GB.