AMD Zen 4 - spekulace a info

[mr.qeg]

Takže big.LITTLE nás čeká i u AMD, zřejmě je to tedy ta správná cesta.

[del42sa]

Takže big.LITTLE nás čeká i u AMD, zřejmě je to tedy ta správná cesta.

ne, to vůbec není to samé co u Intelu

[flanker]

Základ je podobný a pokud by mě někdo sledoval, už jsme o tom psal cca 3-6 měsíců zpět, že Zen5 aka Strix bude big little.

[del42sa]

Zen5 aka Strix bude big little.

nebude , ty jádra jsou deriváty Zen4 jader, žádné little cores jako u Intelu, to že budou mít menší cache a ořezané frekvence na tom faktu nic nemění

[flanker]

Já si myslím, že bduou velká silná Zen5 jádra a pak derivát Zen4 s výkonem cca Zen3 jader. A cache by mohla být sdílená vrstvená pro všechna jádra. Defakto i tak je to trakový hybrid 8+16

[del42sa]

Já si myslím, že bduou velká silná Zen5 jádra a pak derivát Zen4 s výkonem cca Zen3 jader. A cache by mohla být sdílená vrstvená pro všechna jádra. Defakto i tak je to takový hybrid 8+16

uvidíme, každopádně není to big-little ale kombinace dvou různných velkých jader

[flanker]

jo, ale trošku podobné to je (jak efektivně využít plochu pro silný single core i multicore zároveň)

[mr.qeg]

Nepsalo se taky, že v této generaci už i APU budou mít oddělené CPU a GPU by mělo být součástí IOD? Třeba je ten Zen4D je jen tato CPU a AMD by to mohlo využít nejen v APU, ale i jak Begramo EPYC a "little" cores pro další generaci.

[del42sa]

Nepsalo se taky, že v této generaci už i APU budou mít oddělené CPU a GPU by mělo být součástí IOD? Třeba je ten Zen4D je jen tato CPU a AMD by to mohlo využít nejen v APU, ale i jak Begramo EPYC a "little" cores pro další generaci.

psalo, ale zatím nevíme jak to bude AMD řešit, nejpravděpodobnější je že bude GPU součástí IOD a nebo bude jako další čiplet

[mr.qeg]

Jj, proto si říkám, že toto Zen4D by mohl být ten CPU čiplet od APU, Bergamo a párován i se Zen5 Jestli už by bylo GPU v IOD či další čiplet, by z tohoto pohledu nehrálo roli.

[yuri.cs]

Jj, proto si říkám, že toto Zen4D by mohl být ten CPU čiplet od APU, Bergamo a párován i se Zen5 Jestli už by bylo GPU v IOD či další čiplet, by z tohoto pohledu nehrálo roli.

No, pokud by Bergamo CCD obsahovalo 2x "Zen 4D" CCX, tak by davalo smysl mit APU postavene na 1x "Zen 4D" CCX. Protoze mit 16c APU je blbost i v roce 2023.

[mr.qeg]

Jo vlastně, to jsem si neuvědomil, máš pravdu.

[flanker]

Každopádně k Zen4 je ještě celkem čas, je možné, že i tam v návrhu ještě změnili PCIe 4.0 na PCIe 5.0 v CPU (pro HEDT a servery je tam však PCIe 5.0 jasný)

[DOC_ZENITH]

Příští generace bude ihmo souboj controllerů. Intel ač se mu s Alderem povedlo urvat herní trůn, tak je to jeno trochu. Přitom IPC je solidní, cache jede fajn, core to core latence je pěkná, atd. Ale zabíjí to ten controller, je slow, nedovede pořádně těžit z DDR5, gear2 mode a pod bleh. Kdyby byl pořádnej nebyl by herní náskok intelu 5-10% ale klidně 20.

Pokud AMD bude mít obdobné problémy tak paradoxně s Vcache maj v ruce lepší recept. Čím větší latence do RAM tím je cache důležitější. Tzn velká L3 by mnohem lépe pokryla ty latence. Otázkou je jestli s ní už budou launchovat nebo si to AMD nechá na ňákou půlgeneraci. Asi bude hodně záležet jak ZEN4 dopadne. Můj názor je že AMD nezklame a převezme opět vedení. PCI-E 5.0 je paradoxně to nejméně podstatné. Consumer SSD maj bottlencky jinde, GPU také. Jeho přítomnost (a funkce CXL) u next-gen Epycu je ale podstatná z pohledu platformy. Bez CXL by měl Sapphire-rapids výhodu.

[del42sa]

Tzn velká L3 by mnohem lépe pokryla ty latence. Otázkou je jestli s ní už budou launchovat nebo si to AMD nechá na ňákou půlgeneraci. Asi bude hodně záležet jak ZEN4 dopadne. Můj názor je že AMD nezklame a převezme opět vedení. PCI-E 5.0 je paradoxně to nejméně podstatné. Consumer SSD maj bottlencky jinde, GPU také. Jeho přítomnost (a funkce CXL) u next-gen Epycu je ale podstatná z pohledu platformy. Bez CXL by měl Sapphire-rapids výhodu.

zase velká cache sežere hodně tranzistorů a plochy a V-cache také nejde zvyšovat donekonečna, protože se tím zhoršuje její latence a to má přímý dopad na IPC

[yuri.cs]

=https://allinfo.space/wp-content/upload ... dc5b8c.png
Příští generace bude ihmo souboj controllerů. Intel ač se mu s Alderem povedlo urvat herní trůn, tak je to jeno trochu. Přitom IPC je solidní, cache jede fajn, core to core latence je pěkná, atd. Ale zabíjí to ten controller, je slow, nedovede pořádně těžit z DDR5, gear2 mode a pod bleh. Kdyby byl pořádnej nebyl by herní náskok intelu 5-10% ale klidně 20.

Pokud AMD bude mít obdobné problémy tak paradoxně s Vcache maj v ruce lepší recept. Čím větší latence do RAM tím je cache důležitější. Tzn velká L3 by mnohem lépe pokryla ty latence. Otázkou je jestli s ní už budou launchovat nebo si to AMD nechá na ňákou půlgeneraci. Asi bude hodně záležet jak ZEN4 dopadne. Můj názor je že AMD nezklame a převezme opět vedení. PCI-E 5.0 je paradoxně to nejméně podstatné. Consumer SSD maj bottlencky jinde, GPU také. Jeho přítomnost (a funkce CXL) u next-gen Epycu je ale podstatná z pohledu platformy. Bez CXL by měl Sapphire-rapids výhodu.

Zen 4 neni jeste na poradu dne - nejspis dorazi skoro za rok.

Jeste nas ceka "Zen3+" APU Rembrandt. To bude prvni ochutnavka AM5 a DDR5 radice. Radic bude na 90% klasicky IP nakoupene od Cadence. Navic muze byt zajimave to plusko v nazvu - mozna, ze Zen3 ma par bugu a muze dat o par procent vyssi IPC.

No a pak cela akce s V-Cache. Ta bude nejspis u dvou CCD modelu a EPYCu. Je otazka, kolik bude stat a hlavne jaka bude distribuce zmen ve vykonu - latence naroste, ale zaroven naroste velikost (hitrate). Takze nektere aplikace budou mit zavratne narusty, ale cast bude mit regresi. Jak na tom budou hry? Kdo vi.

No a pak je tu Zen 4. U nej je problem, ze nebude mit ze zacatku V-Cache a bude tak stat proti Zen 3 + V-Cache. 5nm V-Cache je totiz u TSMC naplanovana na Q3 2022, coz se do predpokladaneho Q3-Q4 2022 launche Zenu 4 neda moc dobre stihnout.

Takze bud pockaji na hodne pozdni Q4/Q1 2023 a launchnou s V-Cache. Tak se vzdali Zen 3 + V-Cache, ale zase se hodne priblizi launch Intel Meteor Lake...

[mr.qeg]

Přísahal bych, že jsem někde četl, že paměťové řadiče kupují od Synopsys, protože tam i skončilo hodně bývalých AMD Austin návrhářů a manažerů. Není nad staré dobré kapří kontakty, jak ve fotbalu či politice . A od Cadence snad, že mají UVD obvody pro GPU. Ale možná se to už změnilo, či si to blbě pamatuju.

[DOC_ZENITH]

Jo ale do 128MB je to ještě akceptovatelný a navíc tohle bude na 5nm tzn plocha se zase zmenší, bude to dle mého názoru v pohodě.

Sakra, když už Intel v roce 2014 měl 45MB L3 na fyzicky gigantickym ringbusu a fungovalo to a nijak extra latentní to nebylo + jen ještě externí 128MB Edram a taky to fungovalo tak co je oproti tomi to co dnes AMD chystá na Vcache, velice málo, i z těch fotek bylo vidět že to neni žádná masivní porce křemíku + u cache je easy redundance, ňákej blok má chybu tak se nepoužije.

Tzn žádnejch latencí bych se fakt nebál. Hrám ta kapacita určitě pomůže. Stejně jak u toho starýho Haswell-EP kde s cahce herní IPC rostlo strmě vzhůru a žádné negativní dopady nebyly pozorovány. Ono totiž ty extra malá extra latency senstitive věci se obvykle vejdou do L2.

[flanker]

Zen3+ by měl být jen u noťasů, očekávám nějaké preview na CES 2022.
ZEn3 v-cache tam bych to viděl v průměru cca +3% v aplikacích (takt na takt) a cca 10% v hrách.
Zen4 by měl mít IPC cca 20% nad Zen3, měl by být králem IPC, respektivě se pak tahat o prvenství s Raptor Lake.

[del42sa]

ZEn3 v-cache tam bych to viděl v průměru cca +3% v aplikacích (takt na takt) a cca 10% v hrách.

to by bylo míň než uvádí AMD, které prezentovalo 15% on average