PCTuning fórum

yuri.cs píše:Je to to, co by se mu zamlouvalo.

což to, mě by se také zamlouvalo, ale já bych osobně volil menší dedikovanou L2 cache s nižší latencí než velkou sdílenou L2 cache pro všechna jádra.

oneb1t píše: ZEN uz bude moct ignorovat singlethread vykon protoze prakticky vsechno bude multithread vcetne DX12 her a aplikaci u kterejch je to nezbytne nutny

Vtipalku, tohle se prohlasuje uz od dob prvnich A64X2... a porad to nejak nefunguje.
Pravdepodobnost, ze za rok nebude zalezet na singlethread vykonu je asi na urovni, ze Rakousko vyhraje MS v hokeji.

Horší než u BD ten single thread určitě nebude, to je snad jasné a v multi to může být tím pádem jen lepší

No doufejme. V době kdy přišel BD byl single Phenomu 2 taky nic moc a horší ačkoliv to nikdo moc nečekal se to stalo realitou.

Zajímalo by mě také jak si Oneb1t užívá GTA5 se svym FX + 290X ala superkombo super high end s 30fps... Hlavně že při příchodu Zenu bude vše super ultimate MT a na singlethreadu vůbec nebude záležet! Tenhle výrok si dam až ten CPU vyjde do podpisu. Btw opět se zapomíná že celá podstata úspěchu x86 a proč zvítězila je zpětná kompatibilita. Pokud ten CPU bude suxxovat v legacy aplikacích jako se stalo FX, jeho obecná úspěšnost je velice neproavděpodobná. Ala pokud mi tam pojedou současné MMO hry hůře jak jely v době co jsem měl Nehalem tak o ten CPU ani chlupem nezavadim.

Btw má vlasntě Zen umět TSX? Pokus ne a budoucí kompilery Intelu s nim počítaj, víme co se stane až ony opravdové enginy budoucnosti přijdou že....

Independent research points into Haswell’s transactional memory most likely being a deferred update system using the per-core caches for transactional data and register checkpoints. In other words, Haswell is more likely to use the cache-based transactional memory system, as it is a much less risky implementation choice. On the other hand, Intel's future microarchitectures (Skylake or later) might be combining this cache-based approach with using memory ordering buffer (MOB) for the same purpose, possibly also providing multi-versioned transactional memory that is more amenable to speculative multithreading.

I am not aware that AMD has publicly disclosed any details about Zen (or K12). From what they have said though, they are not really trying to match Intel head-to-head on performance. Instead, I would theorize they are trying to get good enough single threaded and per core performance, but a more compact solution.

Here are a few thoughts:

1. I expect 2-3 load/store units. Is it 2 or is it 3? I'd hope they have something that looks like 2 LD or 1 LD + 1 ST. Perhaps 2 LD + 1 ST.

2. How many FMA pipelines? 2/core or 1/core? If 1/core, they are giving up HPC to Intel, but they might be OK with that.

3. What size L1D? I'm guessing 32KB, maybe 64KB. I doubt they want to go back to 16KB.

David Kanter

a k APU:

I would expect a coherent fabric that attaches CPU and GPU, possibly a shared cache between them, and has good treatment of different traffic classes (non-coherent, coherent, low latency, high bandwidth, low jitter, etc.).

Memory controller will need to be optimized similarly.

It would be nice if the cache is shared between CPU and GPU for passing data between them.

David Kanter

Je otázka co se myslí tímto: "they are not really trying to match Intel head-to-head on performance. Instead, I would theorize they are trying to get good enough single threaded and per core performance, but a more compact solution. "

Co se myslí pojeme intel? 18C Haswell-EP? Nebo v době Zenu 24C Broadwell-EP (případně už Skyalake ex). To je onen intel kterýmu nechtěj konkurovat výkonem, a nebo se bavíme o malinkém 4C LGA115x Intelu? Protože pokud by to nekonkurovalo ani tomu tak to ihmo nemusí existovat, něco jako jejich současná APU. Intel v tý době bude mít iris pro na každym druhym čipu a i současná iris pro vydrtí APU v GPU výkonu a to se bavíme 1. generaci, ala Haswell based co se dávaj do malejch macbooků. Tenhle produkt bude stát proti Skylake a jeho verzi iris pro.

pokud Fudzilla nekecá nebo si ty údaje nevycucala z prstu:

single ZEN DIE 8 cores (najednou žádná zmínka o SMT)

ZEN Opteron s 32 jádry používá 4 DIE spojené nějakým interconectem

max. TDP 140 W (?)

desky zřejmě budou v konfiguraci 2P ( dvě patice )

http://www.fudzilla.com/news/processors ... 2p-sockets

Vypadá to celkem smyšleně. Novej interconect mezi die a mezi CPU asi určitě bude, současné HT z roku 2007 je dnes těžce nedostatečné. Ale.... 32jader na 140W TDP zní jako blbost. Resp kdyby ano, tak takty a IPC budou naprosto tragický a ve finále by to byl celkem useless produkt. 64PCI-E linek na 1 CPU rovněž zní přestřeleně, to je více jak má Intel u LGA2011, ta má 40. Ta patice pro něco takového (ještě to má mít 8 paměťovejch kanálů) by musela bejt gigantická. A kdyby to pájeli stylem BGA tak by to byl naprostej festival studeňáků.

pokud by Zen byl CPU ve stylu "jaguar" s vyššími takty L3 cache tak by ta spotřeba byla realitická...

Ano byla, ale byl by to zároveň useless CPU kterému by se vysmály i generace staré Xeony. Byl by to dobrej system hub, tuna paměti, tuna PCI-E, atd, atd. Ala pokud by měli tohle nedivim se že killnuli koncept microserveru, tohel je lepší řešení (je to plnohodnotnej velkej systém a virtualizovaně tam spustíš xx systémů + narozdíl od microserverů jim můžeš přiřadit tunu paměti, různé PEG řadiče, více jade kdyby bylao třeba, atd, atd. Na tohle by to bylo cool, serverovat tunu virtualizovanej OS co namej vysoké nároky na CPU (nebo aspoň ne výkon na thread) ale takovejch ihmo... moc neni, a E5 Xeon tuto práci zastane také.

někde v jiném topiku jsme diskutovali o ARM opteronech a zavřené divizi SEA Micro a tam jsi psal něco ve smyslu, proč AMD vymejšlí CPU/APU na bázi ARMu, když mají Jaguar, kteréj je lepší než Atom.
A když teď vydají Opteron na bázi "Jaguaru" se spoustou vlaken, tak píšeš, že to je useless....

Všechno závisí na tom, kam chce AMD se svými budoucími produkty směřovat. Mě přijde, že je evidentní, že nepůjde do přímeho souboje s Intelem a jeho Xeony, ale že hledá spíše mezery na trhu.

\\ jen tak pod čarou, jsou to všechno jen nepotvrzené spekulace od Fudzilly.

To jsem myslel tak že když už microserver a mam jaguar, bylo by stupidní jej zakládat na armu. Nicméně toto neni microserver, tohle je velkej server dělanej pro mass virtualizci, přesně to co jsem označil na smrt microserverů protože je to prostě sečteno a podrtrženo lepší řešení. Nicméně zde konkrétní tunojádrové s malym IPC a malym výkonem na thread to bude mít prostě těžké proti velkejm Xeonům. Jeho výhoda by právě mohla bejkt v tom že má více kanálů a více PEG, pokud by AMD nasadilo i atraktivní cenu (ono oproti těm šílenejm pálkám co stojej vyšší Xeony to fakt neni problém) tak by v určitejch situacích kde neni vyžadován velkej CPU výkon mohl dostat přednost.

Nicméně tak či tak by to byl ústup. G34 se snažila konkurovat i CPU výkonem aspoň mainstream Xeonům, toto už nebude.

hm, zmínka co se jeví reálně je, že desktop jak byl obeznámenej už snad dva měsíce zpátky. 4c/8smt, 95W TDP. Ten server bude na 99% slepenec, kde jeden CPU bude 16c/32t. A určitě takt nebude nějaké terno u těch 32c...Odhaudju tak 2-2.2 GHz. Aby to nehřálo jak elektrárna.

zajímavá je zmínka o 10gbps integrovanym ethernetu. Pokud 8c die pustí i dodesktopu, čekal bych, že výrobci 10Gbps vyvedou a nebudou za to chtít moc peněz.

Zatím nevíme, jestli ve Fudzille nebyli přiliš kreativní a nezpatlali několik věcí dohromady, takže dokud AMD neukáže nějaké oficiální slajdy, je to pořád jen "výpotek" Fudzilly.

co se ale dá čekat a z různých indicí logicky domyslet je:

- kompaktní a snadno škálovatelné jádro (něco mezi Puma a Bulldozer s vyšším IPC a single thread výkonem, nelze vyloučit ani podporu SMT)

- stavební základ bude opět modul x. jader + L2 cache ( otázka sdílení prostředků ještě není úplně jasná )

- 14nm Fin Fet výrobní proces

- historicky dobrá zkušenost s používáním MCM slepenců (tudíž v serverech nepůjde o žádné překvapení)

- DDR4 a HBM/HBM2 support

- SoC style (konec jižních a severních můstků)

- důraz na semicustom business a low power/dense servery (trochu zvláštně v tomto ohledu působí zrušení Sea Micro, ale zároveň to nevylučuje pokračování strategie tímto směrem)

- integrace GPU + HSA support ( v různých obdobách a konfiguracích )


na zbytek musíme počkat....

Kdy má být ta AMD konference, kde by nám mohli říci více? Vím, že květen, ale ví někdo den?:)

flanker píše:Kdy má být ta AMD konference, kde by nám mohli říci více? Vím, že květen, ale ví někdo den?:)

6. kvetna

Jsem taky zvědavej zdali se AMD ňákym způsobem povede minimalizovat latenci mezi jednotlivými PCI-E řadiči v jednotlivejch nodách. Proč o tom mluvim? Protože u Dual LGA2011 třeba nejde provozovat crossfire na Hawaii radeonech pokud nesedí oba na stejném CPU. U Geforce kde jsou můstky to neni problém, a u Radeonů když oba seděj na stejném CPU to taky neni problém. Jakmile ale sedí každej na jiném CPU, je tam děsnej stuttering. Protože komunikace nejde stylem GPU-PEG-GPU, ale GPU-PEG-QPI-PEG-GPU. A QPI samo sebou nade vše prioritizuje latence a prostupnost apměti mezi jednotlivými CPU, ne latence mezi jednotlivými PEG devices protože ty mezi sebou typicky nekomunikují.

Tak jsem zvědavej jestli to bude mít AMd ňák pořešené či jestli jednotlivé nody budou mít stejné chování jako kdyby to byly separé CPU a celek budou defakto 4 CPU jen v jednom package.

8c jadro zni rozume, protoze to je jeste realne vyuzitelne v desktopu. Ale zase provozovat 1P jako 4 NUMA nodes, vypada hrozive i na AMD pomery.

Vubec bych podobne zpravy nebral vazne - Zen je jeste hodne vzdaleny, takze platformy a konfigurace se jeste muzou hodne menit.