PCTuning fórum

havli píše:Tahle tabulka je nesmysl. Rozdil mezi Nehalemem a OC Skylake nemuze byt 7%.

Však už z vlastních testů víme, že běžné recenze (a tabulky z nich) jsou k ničemu. Schválně někdy zkusim ten Headovo úsek - crysis 3 trávník na tom FXku... a uvidíme co bude muset ZEN dohánět proti SandyBridge, nebo skylake.

FX v Crysis 3 je na urovni i7. Dle Crysis 3 se neda stejne posuzovat vesmes nic. Stejne DX12/Vulkan hry FXkum trochu pomůžou.

havli píše:Tahle tabulka je nesmysl. Rozdil mezi Nehalemem a OC Skylake nemuze byt 7%.

Není nesmyslna. Odpovida skladbe her. Me spis pripada, ze nekteri dle extremu, jako jedna lokace v Crysis 3, posuzuji celek. V drtivy vetsine her je ten rozdil malej. Pokud se clovek podiva na hry co vysly, tak snad jen Watch Dogs a uz fousaty Crysis 3 je tak extremne narocny na CPU, kdy to vylozene pada na hubu. Pokud vezmes vestsinu AAA her, zjistis, ze ten rozdil v globale je mezi Intely malej. Jen to FX suxuje, ale to vi asi každý.

PS: ZEN ikdyz třeba bude na urovni "jen" SB, tak v ere DX12 to bude pro hry stejne dostacujici.

Ache píše:

havli píše:Tahle tabulka je nesmysl. Rozdil mezi Nehalemem a OC Skylake nemuze byt 7%.

Však už z vlastních testů víme, že běžné recenze (a tabulky z nich) jsou k ničemu. Schválně někdy zkusim ten Headovo úsek - crysis 3 trávník na tom FXku... a uvidíme co bude muset ZEN dohánět proti SandyBridge, nebo skylake.

https://www.youtube.com/watch?v=WZ_5p9wd2dk

Test od DF: Core i5 6600K Skylake Benchmarks vs i5 4690K/ 3770K/ 2500K/ FX-8350 s Titan X v OC i s průběhem FT.

Elkim píše:https://www.youtube.com/watch?v=WZ_5p9wd2dk
Test od DF: Core i5 6600K Skylake Benchmarks vs i5 4690K/ 3770K/ 2500K/ FX-8350 s Titan X v OC i s průběhem FT.

i5 mě nezajímá... crysis 3 v té trávě škáluje v pohodě na 8threadů... a jakej rozdíl to dělá sem si taky zkusil: http://pctforum.tyden.cz/viewtopic.php? ... 9#p8929749
Já beru v úvahu i7 vs FXko... proti tomu chci vidět pak ZEN. Né proti 4-threadové i5.

FXko snad mas, tak to pretaktuj a testni s nV kartou. Ale dle testu co jsou k dispozici ma v Crysis 3 vykon na urovni i7. Kazdopadne nejak se to staci od tématu do OT a testy Crysis 3 mají vlastní vlakna.

Když jsem měl ty FX opterony tak jejich výkon v Crysis 3 byl mezi 4 a 6 jádrovou I7 (vše bráno po OC) byla to jedna z mála her která tomu sedla. To co je zatim ale z DX12 vůbec threadovat nechce a FXka tam vesměs propadaj.

zpátky z Zenu, to tu asi ještě nebylo:
http://wccftech.com/amd-guarantees-x86- ... rovements/

Čili podle inženýrky měl tým skuečně volnou ruku a CPU je sám o sobě hotov, takže asi Kellerova úloha zde skončila a šel za lepším (jiným) ...

Ou šit

http://tech4gamers.com/silver-lake-isnt ... -same-way/

Poslední zprávy nic moc, že by další hřebík do rakve?

Tady ještě schéma z toho odkazu:

Tohle schéma znázorňuje nepřítomnost 256-bit AVX jednotek, jen opět spřežené 2x128-bit, tzn AVX a FMA to bude dělat na 2 průchody, tzn v tomhle ohledu to asi dostane na prdel i od Haswellu.

DOC_ZENITH píše:Tohle schéma znázorňuje nepřítomnost 256-bit AVX jednotek, jen opět spřežené 2x128-bit, tzn AVX a FMA to bude dělat na 2 průchody, tzn v tomhle ohledu to asi dostane na prdel i od Haswellu.

myslím, že ZEN je velmi dobře vybalancovaná architektura pro běžný workload. Nemyslím, že by zrovna výkon v AVX a FMA byl tím určujícím kritériem výhodnosti. Až se tyhle instrukce opravdu prosadí do běžného mainstreamu, bude tu už ZEN v x-té generaci a nevidím žádným problém ty jednotky (pokud to bude třeba) změnit na 256bitové. Zatím jsou to pořád 128bit instrukce, které představují majoritu pro většinu software.

FPU u Zenu vypadá opravdu dobře.

Zen v X-té generaci? Kor když ztrácej vývojáře? To jsem zvědavej na to jak se nám posypou nové převratné generace Zenu... Koukni na Havliho benchark, při práci s x265 bude AVX už normal, a výkonnostní boost to tam dává sakra velkej, pokud Zen nebude dobrej na multimedia ztratěj jednu z mála konkurencexchopnejch položek. Pochybuji že nárůsty v single threadu boud tak výrazné jak se propaguje, AMD vždy v marketing slidech strašně přestřeluje. Já vůbec optimistickej nejsem. Nevidim jedinej důvod abych byl, zatim jen papír a sliby, v praxi zatim nemaj ani samply.

Veskere dosavadni dohady plati, jen pokud jsou udaje v GCC patchi spravne (coz v minulosti zrovna neplatilo).

FPU Zenu je skutecne zajimava. Ocividne se poucili z BD FMAC, ktera bez pouziti FMA instrukci totalne vyhorela. Zen naopak posilil vykonavani klasiky FADD/FMUL. To znamena, ze zvlada klasickou kombinaci 2 FMUL + 2 FADD. Ma 2 store jednotky misto 1. Krome toho jen tak mimodek zvlada 3 IADD za takt.

Ted jeste ta vyhoda, ze Zen bez SMT bude mit celou FPU pro sebe, takze teoreticke narusty jsou vlastne jeste markantnejsi.

bdver1
znver1

Zen dle AMD roadmap smeruje i na 15W. Takze nejake 256b full-speed AVX2 je asi mimo jejich moznosti. Je to skoda, ale rozhodne nudna FPU to neni.

Proč je na všech těch diagramech vždy FPU tak odseparovaná? Jak bude takhle mimo těžit z cache a jak se zajistí aby tam nebyl pipeline stall či jiná forma čekání než jedna částo dořeší to či ono. Poslední arch kde FPU seděla mimo pipeline jako separé fixní jednotka byla Cyrix MII a uff FPU byla jeho nejslabší stránka.

Takhle vypadá Nehalem (a všechny pozdější Intely z něj vycházející co jej rozšiřujou/vylepšujou ale princip neměněj)

http://i.imgur.com/hxQfK0k.gif

Zde je FPU součástí pipeline a vše se sejde v cache a přistup k ní má ALU a FPU rovnocennej. U FPU je obecně důležitá min latence (alespoň pro herní výkon), jsem zvědavej jak to nakonec ZEN vyřeší protože z toho diagramu mi neni jasné kudy se data z FPU budou vracet do pipeline a jak bude FPU benefitovat z cache.

DOC_ZENITH píše:Proč je na všech těch diagramech vždy FPU tak odseparovaná?

Protože procesory AMD měly všechny FPU jednotku řešenou separátně, narozdíl od Intelu. Stačí se podívat na K7/K8/K10/Bulldozer. Toto řešení má IMO více výhod než nevýhod, protože neblokuje INT porty a může vykonávat více INT/VEKTOR instrukcí paralelně. U Intelu děláš buď jednoduché výpočty nebo výpočty s plovoucí desetinnou čárkou. Vůbec nevím, kde jsi přišel na to, že to je špatně ??

FPU má samozřejmě rovnocenný přístup do cache jako ALU jednotky, kde vidíš problém ?

A netušíte někdo, proč to v Intelu mají na portech pomícháné? Je to jen důsledek historických okolností nebo to šetří tranzistory?

mr.qeg píše:A netušíte někdo, proč to v Intelu mají na portech pomícháné? Je to jen důsledek historických okolností nebo to šetří tranzistory?

IMHO je to jen rozdílný přístup ke stejnému problému. Dříve nebývala FPU součástí procesoru a byla na desce separé jako koprocesor. Každý z výrobců x86 CPU k tomu přistoupil po svém. Intel integroval FPU na stejné porty jako INTeger pipelines. AMD zvolilo cestu integrace FPU do CPU, nicméně interně je FPU stále oddělená od INT pipelines.

Jestli řešení Intelu šetří tranzistory si netroufám říct, IMHO to s tímhle vůbec nesouvisí.Separátní FPU ala AMD má ale zřejmě některé obvody navíc. FPU má vlastní scheduller, vlastní store porty, Ld buffer, atd.

Tak podle všeho prý byl nejen Zen, ale už i K12 tape-outován
http://dresdenboy.blogspot.cz/2015/10/a ... irmed.html