PCTuning fórum

Maor píše:IO nějak moc plýtvá místem

Mozna i zamerne - musi vyvest 4094 kontaktu socketu SP3, a pro kazdy chiplet IF. To zabere docela velkej prostor, kdyz to neni na interposeru.

Bender250 píše:Mozna i zamerne - musi vyvest 4094 kontaktu socketu SP3, a pro kazdy chiplet IF. To zabere docela velkej prostor, kdyz to neni na interposeru.

Tak tak, navic nekdo musi umorit tu WSA...

// K tomu benchmarku: Intel 8180M na 2.5GHz. Naposledy hlasene ES bezely na 1.8GHz.

Počet pinů je možná jeden z důvodu proč je NB část 14nm, protože na 7nm by byla příliš malá. Zároveň ale pokud by ten Havliho odhad seděl tak je to děsně velký, to by ale zase mohlo nahrávat tomu že by se fakt mohla konat ňáká ta centrální cache, což by bylo skvělý. V takovym případě bych do TR s touto arch hned šel.

DOC_ZENITH píše:Počet pinů je možná jeden z důvodu proč je NB část 14nm, protože na 7nm by byla příliš malá. Zároveň ale pokud by ten Havliho odhad seděl tak je to děsně velký, to by ale zase mohlo nahrávat tomu že by se fakt mohla konat ňáká ta centrální cache, což by bylo skvělý. V takovym případě bych do TR s touto arch hned šel.

super CPU na UT99

DOC_ZENITH píše:Počet pinů je možná jeden z důvodu proč je NB část 14nm, protože na 7nm by byla příliš malá. Zároveň ale pokud by ten Havliho odhad seděl tak je to děsně velký, to by ale zase mohlo nahrávat tomu že by se fakt mohla konat ňáká ta centrální cache, což by bylo skvělý. V takovym případě bych do TR s touto arch hned šel.

je fakt, že když se podívám na die zeppelinu, tak uncore je cca polovina plochy, takže asi io die na tom neni tak zle.

yuri.cs píše:Konfigurace tech chipletu nedava smysl. Proc nejsou stejne vzdalene od okraje IO chipu? Routing bude zvlastni.

Tiez mi to hned udrelo do oci ze preco chiplety nie su pootocene o 90 stupnov. Bude zaujimave vidiet diagram ako to je vsetko prepojene.

maltra píše:

yuri.cs píše:Konfigurace tech chipletu nedava smysl. Proc nejsou stejne vzdalene od okraje IO chipu? Routing bude zvlastni.

Tiez mi to hned udrelo do oci ze preco chiplety nie su pootocene o 90 stupnov. Bude zaujimave vidiet diagram ako to je vsetko prepojene.

Imho IF pujde vzdy do páru tech dvou die (jak je ta dělící linka), takze stejna vzdalenost od IO cipu bude zarucena

Uspořádání chipletů by mohlo být dáno rozložením pinů v SP3, aby routování napájení bylo obdobně jako Naples. Například kvůli rušení napájením?

del42sa píše:

DOC_ZENITH píše:Počet pinů je možná jeden z důvodu proč je NB část 14nm, protože na 7nm by byla příliš malá. Zároveň ale pokud by ten Havliho odhad seděl tak je to děsně velký, to by ale zase mohlo nahrávat tomu že by se fakt mohla konat ňáká ta centrální cache, což by bylo skvělý. V takovym případě bych do TR s touto arch hned šel.

super CPU na UT99

To těžko, UT99 nebenefituje ani z L3 současnejch CPU. Ani neni limitovaný CCX, je to čistě single-thread, to o čem se bavíme jsou 3+MT a zároveň CPU limited hry. Ve starym UT už první Ryzen v IPC porazil Intel.

DOC_ZENITH píše:V takovym případě bych do TR s touto arch hned šel.

to záleží podľa toho čo vlastne TR teraz bude. Ak zase vypnú polovičku DIE, tak to je 32c do TR. Nečudoval by som sa keby už 16c prišiel do mainstreamu

Demo

* potvrzeni, ze chipletu bude i mene nez 8
* Ryzen vyjde nedlouho po EPYCu
* EPYC je zrejme konkurenceschopnejsi vs Intel
* no-comment na zachovani 2*4c CCX
* no-comment na IPC, ale s dodatkem, ze to bude solidni - v AVX 256b se tomu da verit...
* IF2 je skalovatelna, je schopna nakrmit chiplety, bla bla bla
* AMD Daytona => 2P ref platforma (na googleni)

https://www.youtube.com/watch?v=z3sWJpfq5PM

Trochu se bojím, aby když IO pro Ryzen bude dělané speciálně pro desktop, tak nám tam asi dají DDR řadič bez podpory ECC.

Podpora ECC je hlavně SW záležitost, až ECC REG potřebujou HW features, a ty i dnes neumí nic krom Xeonů E5 a vyšších nebo EPYCu.

According to Forbes, mark papermaster said zen 2 will have 20% higher IPC than Zen+

https://www.forbes.com/sites/antonyleat ... wer-power/

tak to je huste ...

ak prinesie aj Desktop ZEN to ipc, čo je logicke a frekvencie 4.5GHz tak po prdeli, k tomu samozrejme dava chiplety a 16 jadro

masaker

v tej dobe sa Intel možno este stále bude tackať na 14 nm..

ak už ani po tomto nebude AMD generovať kvartálne cez 2 - 2.5mld USD, tak to je fakt tragédia a zakliata firma..

foboss píše:tak to je huste ...

ak prinesie aj Desktop ZEN to ipc, čo je logicke a frekvencie 4.5GHz tak po prdeli, k tomu samozrejme dava chiplety a 16 jadro

masaker

v tej dobe sa Intel možno este stále bude tackať na 14 nm..

ak už ani po tomto nebude AMD generovať kvartálne cez 2 - 2.5mld USD, tak to je fakt tragédia a zakliata firma..

jestli založili odhad IPC jen na tomhle, tak možná budeš zklamanej

Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for "Zen 2" across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior "Zen 1" generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.

takže čipy pro nový konzole si budou žádat návrh IO čipu na míru a ostatní díky IF jen poskládaj kolem IO, je tak? Myslím že ty úniky že PS5 nebude mít celistvé APU už dávaj teď smysl

U konzolí by určitě nebyl problém udělat SOC, ale jestli bude nebo ne, to vše bude o penězích, možná bude levnější mít dva menší čipy a shrinkovat je případně nezávisle.

Tajne dufam v 8 core apu

del42sa píše:jestli založili odhad IPC jen na tomhle, tak možná budeš zklamanej

Estimated increase in instructions per cycle (IPC) is based on AMD internal testing for "Zen 2" across microbenchmarks, measured at 4.53 IPC for DKERN +RSA compared to prior "Zen 1" generation CPU (measured at 3.5 IPC for DKERN + RSA) using combined floating point and integer benchmarks.

sklamaný, že je 20 ešte málo? percentuálne je ten rozdiel z tých čisiel cca až 30 percent