AMD K12 AMD ZEN 17h - spekulace a info

[DOC_ZENITH]

IPC u Ryzenu půjde zvýšit ještě o hodně. Ne obecně všude, v cinebenchi moc ne, ale v hrách tam ještě minimálně 30% rezerva je, pokud by se odstranily bottlenecky v cache struktuře a přístupu k paměti tak to pofičí, to samé v AVX, 256-bit FP ti výkon nažene razantně, AVX2 operace už budou single-pass a podobně.

[del42sa]

https://diit.cz/clanek/7nm-proces-tsmc- ... h-vysledku

podle tohodle to na nějakou přetaktovací hitparádu nevypadá

[Maor]

Budeme rádi, když to nebude jako s Kaveri. Lepší efektivita za cenu nižších max taktů.

[GaGy]

Myslím ze takt nad 4,3,GHz all core a bost pro dvě jádra na 4,7ghz by bylo naprosto dostatečné. Ač kdyby bylo Turbo 5ghz tak by to vypadalo krásně. Nicméně čím vyšší takty tím rapidně letí spotřeba energie.

[ArgCZ]

nevim jestli někdo z vás počítal jaké procentuální nárůsty jsou potřeba ale pro příklad +10% max turbo nad 7 2700X (4350MHz) je 4785MHz

takže asi tak k tý panice, AMD potřebuje cca 8-10% ve frekvencích, all core OC není od 2000 řady u nejvyších modelů AMD zajímavé protože se sice někde dostanete nad základní výkon ale jinde se o něj zas připravíte

to jestli to bude 5GHz nebo to bude 4.7GHz není zas až tak podstatný, na výkon to bude mít dopad v řádu procent, daleko důzežitější bude jaký budou mít změny vliv na výkon takt na takt proti Zenu 1

[flanker]

no, u Ryzenu 2000 je ideální využít PBO funkci a nebo rovnou BLCK, kdy single / dual core pak může být nad 4350 MHz

[DOC_ZENITH]

jo a dostaneš se o 100mhz vejš fakt bravo. Ryzen 2000 je "overclockers nightmare" ala CPU co nejde skoro vůbec točit, ten jde točit asi tak jak locklý intely, o těch cca 3-5% ač se honosí tim jak je vše unlcok tak je to v praxi useless protože CPU je by default vyhnanej tak vysoko že ani jeho turbo neni stabilizovatelné pro všechny jádra. Bohužel se z toho asi stane standard takže bye bye overclockingu.

[Comby]

I/O je 14nm preto, že iba 14HP proces GF podporuje eDRAM. No-X z toho odvodzuje možnú prítomnosť eDRAM/L4 o veľkosti 256MB v I/O.

[DOC_ZENITH]

Tohle je píča argument, paměť jde vyrobit všude na všech procesech, jen je třeba jí pro to navrhnouta a kdyby byla problém ta, tak vždy by šla vyrobit separé na jinejch linkách na separé křemíku jako to dělá Intel u Edram. Zde bych se přikláněl spíš k tomu co říká AMD, IO does not scale a tka ypotřebujou čip určité velikosti aby tam vůbec šlo fyzicky zapojit to obrovské možství konktaktů na PCI-E, RAM a všechny chiplety.

[ArgCZ]

jako eDRAM je jen sen a 256MB je vyloženě mokrej sen

1, nejsem si jist co vše by z toho těžilo, určitě hry a dál?
2, i kdyby měl Epyc eDRAM nikde není psáno že desktop Ryzen jí bude mít taky protože už teď je jasný že tohle IO obsahovat nebude
3, dovedu si představit APU s eDRAM, ale APU až do roku 2020 maj bejt ZEN+ jak tu někdo psal


těžko tomu prostě věřit

[Baneshee]

Taky si myslím, jak píše Zenith, k tomu po přechodu většiny Ryzenů na 12nm bude mít GloFo plno volných linek s relativně levným a odladěným 14nm procesem, kde to můžou vyrábět. A na drahých a ještě ne úplně odladěných linkách u TSMC budou dělat jen to nejdůležitější - jádra CPU. Přijde mi to tak docela logický. Celá přítomnost eDRAM a vůbec jakékoli L4 je zatím jen spekulace, vzhledem k velikosti toho čipu se to nabízí, ale taky tam být vůbec nemusí.

[Krteq]

...
2, i kdyby měl Epyc eDRAM nikde není psáno že desktop Ryzen jí bude mít taky protože už teď je jasný že tohle IO obsahovat nebude
...

Hmm, a jak chceš propojit čiplety když IF a MEM řadič je právě v I/O čipu?

Nebo myslíš že pro customer Zen 2 budou vyvíjet kompletně nová jádra a tím ztratili výhody modularity a možnosti využít zmetkové čiplety? Není třeba lepší vyvinout dva mnohem levnější I/O čipy pro profi a customer segmenty na levnějším výrobním procesu a ořezat funkcionalitu u toho pro customer segment?

Přítomnost eDRAM je samozřejmě čirá spekulace.

[ArgCZ]

možná jsem se blbě vyjádřil což se mě stává často.... desktop Ryzen nebude obsahovat IO v této podobě co byla představena ale samozřejmě značně osekanou verzi a kdyby se náhodou eDRAM u Epycu potvrdila tak bych nejásal předčasně v desktopu

tomu že se budou lepit 7nm čiplety k 14nm IO i v desktopu věřím

[Comby]

jako eDRAM je jen sen a 256MB je vyloženě mokrej sen

No-X nie je jediný, kto uvažuje o veľkej L4. Napr. v tomto vlákne to uviedol aj yuri.cs, havli a del42sa. L4 môže byť aj typu eDRAM.

[Krteq]

Možnost tam asi je, ale moc tomu nevěřim.

[killerek]

Zatím nam nastinili, jak bude vypadat server CPU. Ale desktop CPU s osmi jadry na CCX a L4/eDRAM by mohl byt nej herni CPU (Broadwellu to pomohlo hodne, teda tomu jednomu modelu).

[Baneshee]

Já mám trochu strach, že ten přesun některých části CPU do jinýho čipu může o dost zvednout latence, hlavně latence do RAM (pokud bude paměťovej řadič v jiným křemíku než jádra CPU). Což v serveru moc nevadí, ale hry to nemají rády. Ale uvidíme, jestli ten koncept více různých die vůbec dají do desktopu.

[mr.qeg]

Nevíte někdo, u koho outsourcovali ten návrh paměťového řadiče pro Zen1? Snad tady si to už navrhli sami či najali někoho lepšího.

Třeba ten I/O čip taky bude většinově z outsourcovaného IP. Ušetřili by resourcy a možná i čas.

[DOC_ZENITH]

L4 v centrálnim čipu by nepomohla jen hrám (i když těm nejvíce), ale čemukoliv kde je třeba pracovat s menšími datasety a taky u aplikací kde thready musel komunikovat. Komunikovat přes cache vs přes RAM je obrovskej rozdíl, a přes RAM by byl těžkej bottleneck i u 8-kanálu pro tolik jader, už současnej EPYC je plnej bottlenecků a proto AMD udělala tento komplet novej návrh.

Bez velkecjh změn a ňáké centrální cache bude Ryzen škálovat jen renderu a jinejch operacích kde neni vůbec třeba práce s cache či pamětí. Jinak to bude jen více jader více addidad, a vše ukazuje na to že si tohle vše AMD dobře uvědomuje a proto je novej návrh takovej jakej je. Ta cache ale stále zůstává otázkou, protože je drahá. Prostě stojí křemík, tzn zvedá cenu. To je hlavní důvod proč jí Intel nenasazuje masově, protože zisk na prvnim místě. A to bude i hlavní kámen úrazu zde, hlavně pokud se bavíme o desktop varinatách či APU. Radši nechat lidi zaplatit za high-end RAM než abychom si sráželi zisky návrhem co odstraňuje bottleneck v latenci RAM.

[yuri.cs]

Nevíte někdo, u koho outsourcovali ten návrh paměťového řadiče pro Zen1? Snad tady si to už navrhli sami či najali někoho lepšího.

Třeba ten I/O čip taky bude většinově z outsourcovaného IP. Ušetřili by resourcy a možná i čas.

DDR, PCIe, USB, atd. je v Zen1 od Synopsys
https://www.synopsys.com/dw/doc.php/ss/amd_ss.pdf

Pokud se ze Zeppelin die odecte velikost CCX, tak zustane "uncore". Po vynasobeni 8 dostaneme velikst IO v IO chipu. Zbyde tam vlastne misto na L4?