PCTuning fórum

PET5 píše:Prostředky jsou k dispozici.

To je sice pekne ale najprv je potrebne nieco co tie prostriedky dokaze vyuzit. Nekupim si W12 ked jazdi rovnako ako W6

Maor píše:Steve z GN tvrdí, že X570 bude umět jen PCIe v3 a v2. To teda nechápu, proč kvůli přeznačení chipsetu odkládaj nový CPU o půl roku.... Nebo někdo má přesnější info?

Zadny odklad prece neni... to, ze vcera predvadeli funkcni ES jeste neznamena, ze by mohli 7nm Ryzen z fleku prodavat.

@havli: 7nm chiplety už měli v létě, ES už jak flanker psal leaknulo na podzim, v Q1 by to klidně mohlo jít na pulty stejně jako 7nm vega. uvedení až v červnu bude mít důvod v nějakym průšvihu, kterej musí fixnout.

spíš nemaj dostatek kapacit aby mohli hned všechno pustit na trh, nejspíš nejdříve vykrejou velký zakázky na servery, pak pustěj Epyc 2 do oběhu pro ostatní a pak až desktop

Ano, to zni realne.

Zaroven cesta od ES k retail kusum zkratka trva. Jiste se tam provadi mnozstvi testu, ladeni biosu, desky, vsechno. Mam nekolik ES CPU a mnohe z nich jsou vyrobeny dlouho pred launchem dane rady CPU. Napriklad K10 Opterony - ccal pul roku, Kaveri APU - pul roku, Haswell-E - rok pred launchem.

jj jak říká ARG i Havli. Nyní může být sice předposlední revize, než půjde finální v ES a do retailu, ale to práv může být ještě na 3-4 měsíce testování a pak kapacitně něco předvyrobit.

Zajímavé je, co nepřímo řekla Lisa Su: 

na výkonu na jedno jádro že zapracovali „You will see us push single-threaded performance“.
že pouzdro je připravený i na další možný chiplet (ale tím nepotvrzuje, že to nyní bude při uvedení, ale třeba tím dává jen prostor i do budoucna) „There is some extra room on that package and I think you might expect we will have more than eight cores“
A v prezentaci snad zaznělo, že to bude nejvýkonnější CPU na hry 
https://www.computerbase.de/2019-01/amd ... -pcie-4.0/

sepsáno, jak to asi bude s PCIe gen4 na starých deskách, bude stačit nový BIOS

https://www.tomshardware.com/news/amd-r ... oard,38401

flanker píše:jj jak říká ARG i Havli. Nyní může být sice předposlední revize, než půjde finální v ES a do retailu, ale to práv může být ještě na 3-4 měsíce testování a pak kapacitně něco předvyrobit.

To, ze v podstate cely Zen2 lineup je MCM tomu neprida - tipoval bych, ze musi optimalizovat proces baleni tak, aby pri vysokem objemu zachovali vysokou vyteznost. Ted jim ztraty na zkazenem MCM nebuodu tak vadlit, protoze je to server s vysokou marzi, ale ted uz tam bude v mixu i brutalni lowend.

Maor:
Bude to stejně jak s P67 a Z68 deskama po příchodu Ivyho. Gen4 bude fungovat jen na těch co buďto maj Gen4 switche, tzn nová revize, nebo paradoxně u těch levnějších co žádný switche nepoužívaj a všech 16 linek z CPU jde rovnou do slotu.

Yuri.cz -:
Jo, co je ale překvapivý je velikost NB části, je to ihmo velký jak prase. Je to větší jak celý Intelácký 2 jádro, tzn co tam sakra bere tolik křemíku, že by tam fakt byla ňáká cache? Uvidíme no, je to ale prostě velký. Můžeme si to porovat s podobny konceptem kterej Intel měl u Clarkdale, kdy CPU bylo 32nm a NB+GPU 45nm a někdo dobrej v matice by mohl spočítat velikosti vs nm a určitě vyjde že ten NB zde je nehorázně velkej kdyby měl mít pouze IO tzn NB, RAM a PCI-E řadič.

yuri.cs píše:To, ze v podstate cely Zen2 lineup je MCM tomu neprida - tipoval bych, ze musi optimalizovat proces baleni tak, aby pri vysokem objemu zachovali vysokou vyteznost. Ted jim ztraty na zkazenem MCM nebuodu tak vadlit, protoze je to server s vysokou marzi, ale ted uz tam bude v mixu i brutalni lowend.

Já bych se docela divil kdyby tímhle pokryli i low end , pořád existuje možnost, že ty nejlevnější CPU zůstanou buď na ZEN+ bez IO čipu a nebo bude výhledově ještě nějaká jiná/nová varianta křemíku all in one ( něco jako Stoney Ridge, o kterém si také spousta lidí myslelo že se nemůže vyplatit vyrábět ). Je sice pravda že IO čip je na 14nm, ale to neznamená že to je zadarmo....

DOC_ZENITH píše: Jo, co je ale překvapivý je velikost NB části, je to ihmo velký jak prase. Je to větší jak celý Intelácký 2 jádro, tzn co tam sakra bere tolik křemíku, že by tam fakt byla ňáká cache? Uvidíme no, je to ale prostě velký. Můžeme si to porovat s podobny konceptem kterej Intel měl u Clarkdale, kdy CPU bylo 32nm a NB+GPU 45nm a někdo dobrej v matice by mohl spočítat velikosti vs nm a určitě vyjde že ten NB zde je nehorázně velkej kdyby měl mít pouze IO tzn NB, RAM a PCI-E řadič.

buď tam bude cache nebo GPU ( 1-2CU )

del42sa píše:

DOC_ZENITH píše: Jo, co je ale překvapivý je velikost NB části, je to ihmo velký jak prase. Je to větší jak celý Intelácký 2 jádro, tzn co tam sakra bere tolik křemíku, že by tam fakt byla ňáká cache? Uvidíme no, je to ale prostě velký. Můžeme si to porovat s podobny konceptem kterej Intel měl u Clarkdale, kdy CPU bylo 32nm a NB+GPU 45nm a někdo dobrej v matice by mohl spočítat velikosti vs nm a určitě vyjde že ten NB zde je nehorázně velkej kdyby měl mít pouze IO tzn NB, RAM a PCI-E řadič.

buď tam bude cache nebo GPU ( 1-2CU )

Když si z Zeppelina/Summit Ridge odmyslím ty dvě CCX, tak je velikost skoro stejná, a stejnej je i výrobní proces. Takže spíš ani cache, ani GPU, jenom ta samá nudná infrastruktura, DDR4, PCIe, USB, SATA a IF pro ty CPU čiplety. V tom I/O die bude stejně jako v Summit Ridge funkcionalita čipsetu. Bylo by pěkný, kdyby se všechny ty nežlutý bloky podařilo scuknout a zmenšit a vešlo se tam nějaké základní iGPU, ale asi budeme zklamaný.





Cache potřebuje 2mm2 na 1 MB. Takže moc jí tam být taky nemůže, pokud vůbec nějaká. Můj tip je 0.

jasný chápu, jenže ty počty vůbec neberou v potaz nějaké optimalizace uspořádání těch bloků, všechno to může být ( a pravděpodobně i bude) přeskládáno trochu jinak než u původního Ryzenu.

Navíc neznáme zatím žádné informace o tom co zůstalo v čipletech a co se opravdu přesunulo do IO čipu....

@DOC: ono je to beztak jedno, protože za dobu životnosti těch desek vyjdou tak možná nvme ssd, který by vyšší rychlost využily. upgrade pcie je potřeba hlavně u nových chipsetů, kde USB3 gen2 nebo 5Gbps LAN nejde připojovat nastarý chipsety kvůli 10let starýmu pcie gen2.

už se rojí spekulace, že latence pamětí a cache budou horší, ale to mi moc nepřijde smysluplné z hlediska vylepšování i hrubého IPC (hry a nejen hry)

flanker píše:už se rojí spekulace, že latence pamětí a cache budou horší, ale to mi moc nepřijde smysluplné z hlediska vylepšování i hrubého IPC (hry a nejen hry)

To ale klidne muze byt pravda, je to svym zpusobem kompromis jak odbourat jeden bottleneck (numa - memory access) u predchoziho Zenu druhym , ktery diky IO cipu zase mirne zhorsuje latence pristupu do pameti. To muze byt vykompenzovano vyssim poctem jader a vyssi frekvenci . Eventuelne by ty latence mohla kompenzovat prave ta udajna L4 cache v IO cipu a o ktere se spekuluje, ale ktera je nepotvrzená....

Ihmo k rozborům výše je možná že žádná cache nebude, protože jsem opomentul jeden fakt, řadič pro Infinite fabric, kterej tam Intely nemaj a zde asi nebude taky zrovna simple, kor když je dělanej pro připojení více chipletů.

Upřímě řečeno a moc nechápu to jak maj Ryzeny řešenou L3. Kvůli CCX je skoro useless, modely s menší L3 maj jen minimální ztrátu výkonu a kdyby tam nebyla vůbec (a L2 byla o trochu větší jako kompenzace) a L3 byla až v chipsetu bylo by to ihmo logicky mnohem lepší).

flanker píše:už se rojí spekulace, že latence pamětí a cache budou horší, ale to mi moc nepřijde smysluplné z hlediska vylepšování i hrubého IPC (hry a nejen hry)

No, nejaky smysl by to davalo. Precijen nikdo nic nevi - AMD ukazalo jen CB, ktery Zenu maximalne vyhovuje.

Zen+ by pry na podobne skore potreboval 4.5GHz. Tak bud to ES bezelo na 4.5Ghz a melo IPC Zenu+. Nebo bezelo jen na 4GHz a melo vyssi IPC. Nebo treba bezelo na 5GHz a IPC melo nissi nez Zen+.

Tim chci rict, ze nic nevime...

Taky musíme vzít v potaz že CB Ryzenu už takhle sednul asi nejvíc ze všeho, už takhle tam měl IPC nehorázný. Ala ukázat výkon v tom v čem už teď dominuju neni podstatný, podstatný je jak se výkon posune v tom v čem ZEN1 suxxoval, ala hry a AVX.

Nemyslim si ze by AMD klesali predaje ryzenov koli nizkemu AVX vykonu.