PCTuning fórum

1) Zen3 má být údajně 4-way SMT. Desktop by dostal jen zamčenou verzi na 2-way SMT. TR by dostal 3-way. Epyc plnou 4-way. Jan Olšan má problém s pochopením anlického slova nebo co? Vždyť to tam říká jasně a pochopí to každý jedinec. Taky bych podotknul že jsme ve vláknu "SPEKULACE a info". Naopak nejsme ve vláknu "Neumím se chovat, ale umím dobře hatovat". Osobně bych rád aby někdo přišel s jiným zdrojem a třeba konfrontoval můj zdroj, přišel s lepším info. Ale nemít žádný zdroj a jenom dělat hate? WTF?

2) 4-way SMT by nemělo smysl u Zenu1 a nejspíš ani u Zenu2. Spekulace jsou takové že Zen3 přinese podobný boost IPC jako Zen2, tedy kolem 15-20%. Otázka je jak toho dosáhnou.

Jak dobře poznamenal DOC_ZENITH, jde o to vytížit výpočetní jednotky. Pokud rozšíří jádro na 6xALU, 4xAGU, 4xFPU256bit tak potom by se nejen zvýšil single IPC, ale díky 4-way SMT by zůstala vysoká efektivita.

kupecké počty:
- Zen3: 1.5 ALU / vlákno, 1 AGU / vlákno, 1 FPU / vlákno
- Zen2: 2 ALU / vlákno, 1.5 AGU / vlákno, 1 FPU / vlákno

... tedy vytížení jednotek ještě lepší než u 2-way SMT Zen2 a jako bonus mnohem vyšší single výkon. Osobně si myslím, že budoucnost je v širokých jádrech a X-way SMT. To že bude klíčové mít složitý front end, je jasné. Bude to potřebovat vývoj, ano bude. Je to těžší než pouze narvat víc čipletů, ano setsakra těžší. Je to budoucnost? IMHO ano.

To spíš hraničí s fantasmagorii a ne spekulaci

Boha, co by v desktopu dělalo 4-way SMT, když Windows si stale neumi poradit ani s 2-way SMT a vice jadry … To placani transistory na vypnuti v desktopu je taky radna ptakovina.

Richie Rich píše:Spekulace jsou takové že Zen3 přinese podobný boost IPC jako Zen2, tedy kolem 15-20%. Otázka je jak toho dosáhnou.

odkud tohle je, info naopak bylo že ZEN3 přinese menší skok než ZEN2 ale větší než ZEN+, čím a kde nebylo řečeno, nemusí jít ani o IPC.

Když jsme teda u spekulací, jim by pro ZEN3 úplně stačilo dsáhnout o 200-300MHz vyších taktů kdyby to 7nm EUV dovolilo, převést IO na 7nm a nacpat do něj nějakou L4/edram u vyších modelů, pro ty nižší klidně můžou nechat původní 14nm nebo 12nm ze ZEN2(používají 14i 12 myslím už teď ne?)

Pokud v Zen3 "rozsiri jadro", tak spis bude pridany dekoder na 5 MOPs, prohloubene OoO, rozsireny fetch, atd. Pridavat dalsi 2 ALU a "1.5" AGU, kdyz ani v Zen2 nepridali celou jednu plnotucnou AGU je sci-fi na 7+nm.

AMD prohlasovalo, ze se do Zen2 projektu dostalo vic featur nez bylo planovano. Takze jeho nasledovnik na marginalne lepsim procesu skutecne nebude mit +20% IPC...

Obsese s 4-way SMT nema ani cenu komentovat. Je to vcelku jedno, jestli tam bude nebo nebude. Valna cast use-case SMT vypina a nejaka cast z neho nebude benefitovat.

Je třeba si uvědomit, že vývoj všech Zenů začal v době kdy Intel měl na trhu tohle:

• 2010 - Sandy bridge
• 2011 - Ivy bridge, v serverech 15c/30t (začátek vývoje Zen1 2012)
• 2013 - Haswell, 18c/36t (začátek vývoje Zen2 a Zen3)
• 2014 - Broadwell, 22c/44t, 14nm,

A předpoklad byl:

• 2016 - Intel 32c/64t, 10nm - proti tomu půjde Zen1 32c na 14/12/nm, cílem bylo dostat se na dostřel Intelu a zabránit krachu AMD, uarch spíchnutá narychlo plná kompromisů a bottlenecků
• 2018 - Intel 64c, 7nm - proti tomu půjde Zen2 64c na horším procesu, cílem bylo vyrovnat se Intelu a znovu se etablovat v serverech nižší cenou, proto low-cost chiplet řešení aby nacpali co nejvíce jader + vylepšení jádra co se nestihlo pro Zen1, eliminace největších bottlenecků (NUMA, slabá FPU) a to se jim podařilo
• 2020 - Intel 96c/192t, 6nm - proti tomu Zen3 64c/256t na 7nm - cilem bylo překonat Intel ve všech směrech i přes horší výrobní proces. Pokud na vývoj měli 2x víc času než na Zen1, tak by to měla být nová high IPC uarch, 4-way SMT, L4 HBM.

V roce 2012 nikdo nemohl vědět že Intel zůstane zaseklý 7 let na 14nm procesu a že Zen2 překoná Intel, který měl překonat až Zen3. Jim Keller nepřišel do AMD aby navrhl uarch (Zen3) co bude hrát druhou ligu. Žádná uarch tak nebyla navržena, ani P4. Nebýt Jima Kellera který vedl vývoj K8, tak P4 mohla být výkonově neporažená uarch.

to je příliš mnoho spekulací a bujné fantazie..... Experimentování s neobvyklými microarch. skončilo s Bulldozerem. Zen je ve všech ohledech konzervativní klasické CPU a AMD udělá nejlíp, když se toho konceptu bude držet.

Krteq píše:Konzervativních klasických CPU se do teď držela konkurence a jak to vypadá tak to není dobrý přístup.

AMD přišlo s čiplet designem, což nevypadá zrovna na "konzervativní" přístup

ja ale mluvím o microarchitektuře a ty o implementaci na křemíku, to jsou dvě odlišné věci

Konzervativních klasických CPU se do teď držela konkurence a jak to vypadá tak to není dobrý přístup.

AMD přišlo s čiplet designem, což nevypadá zrovna na "konzervativní" přístup

No ale to 4way smt je blbost na druhou stranu. L4 hbm taky. Latence pro hry ani jedno nesníží (spíš naopak).

O tom žádná

Richie Rich píše:Osobně bych rád aby někdo přišel s jiným zdrojem a třeba konfrontoval můj zdroj, přišel s lepším info. Ale nemít žádný zdroj a jenom dělat hate? WTF?

Já jenom řekl, že je třeba rozlišovat zdroj a něčí výmysly. V situaci, kdy žádné reálné informace nejsou, je to třeba akeceptovat, a ne přijímat kecy od lidí, co nic neví, "protože nic lepšího nemáme".

BTW, to větší SMT u Sunu a Power... ono tam jsou ty CPU fakt pro jiné použití (nikdy nejdou do klienta), ale taky minimálně u SParcu je to IMHO znouzectnost - ty architektury jsou dělané široké, ale nemají dobrý jednovláknový výkon, neumí vytěžit takové procento jedním vláknem. Třeba Power používá takový jeden trik, že úplně všechny instrukce mají latenci 2 cykly, i ty nejjednodušší, co všude jinde jsou hotové za 1 cykl. Takže když takové instrukce zřetězíte závislostí, tak je výkon poloviční, a i když to out-of-order vykonávání často umí schovat, tak to má znatelné dopady na výkon. Je to takové zjednodušení práce, protože IBM na to asi nemá tolik prostředků co Intel, a to CPU se pak chová trochu jako dvě jádra proložená v sobě, dostane se na vyšší takt. Ale tohto a podobné triky znamenají, že v jednov vlákně zůstává víc prostojů a bublin v pipeline, takže proto těží Power tolik z SMT a proto má 4-way SMT (ona je i verze s 8-way, ale to je asi hlavně trik na licencování, to jsou vlastně dvě jádra Power9 spřažená a exponovaná jako jedno).

Čili to 4-way SMT je často na jednu stranu znouzectnost. Ono je možné, že by i u Zenu2 zvýšilo výkon v throughput aplikacích, ale zase by rozdělilo prostředky v částích CPU, které jsou staticky rozdělené i v případě, že ne všechny vlákna v jádře jsou aktivní. uOP cache byste měli čtvrtinovou, zatímco s 2-way SMT mají obě vlákna napevno přidělenou polovinu. Takže by byly i minusy.

S každým dalším vláknem bude nižší užitek, pokud to jádro rovnou nepostavíte tak, že musí mít 4 vlákna, aby se vůbec rozumně vytížilo (IIRC Power8 často nedosahovat na ST ani 50% celkového MT výkonu jádra) a na druhou stranu u jádra dělaného na vyoký jednovláknový výkonu vám už to druhé vlákno dá velkou část benefitu z využití prostojů a cache missů.

Jako já nechci říkat, že 4-way je blbost a AMD to neudělá. Jenom je třeba upozornit, že to není zas tak jednoduchý a nekomplikovaný, není to IMHO pro ty designéry jasná cesta, kudy jít.

P.S. Ale 3-way, ať už nativně nebo zamčením z 4-way mi přijde jako vyloženě haluz, proto jsem se ptal, jestli někdo ví o vůbec nějakém procesoru, který by to používal (já ne).

Jan Olšan píše: Jako já nechci říkat, že 4-way je blbost a AMD to neudělá. Jenom je třeba upozornit, že to není zas tak jednoduchý a nekomplikovaný, není to IMHO pro ty designéry jasná cesta, kudy jít.

Takže se shodneme že 4-way SMT možné je, že to určitě není jednoduché na vývoj aby to mělo benefity se také shodneme.

Zen2 byl navržen proti IceLake-X na 7nm. Kdyby Intel nezaspal tak by Zen2 měl co dělat aby se prosadil alespon nízkou cenou. Kdyby v AMD chtěli jen dolaďovat drobnosti a spokojili by se s 3-5% nárustem IPC, tak by přišli s nějakým Zen2+ na 7nmEUV a pak ještě shrink Zen2++ na 6nm EUV. Ostatně to určitě byl plán B, kdyby Zen3 měl zpoždění.

Pokud byl Zen3 vyvíjen paralelně se Zen2, a patenty AMD z roku 2012 nějaké 4 měsíce po nástupu Jima Kellera ukazují chiplet + IO die + na něm HBM, tak je jasné že s tímto se vyvíjel CPU již od začátku. Jim Keller`s Master plan byl CPU který překoná Intel, stejně jako K8 překonala/vydrtila P4. Jenže to trvá nějakých 7-8 let práce, mezitím by AMD zkrachovala s Bulldozerem. Takže museli narychlo splácnout Zen1, trochu víc času měli na Zen2, ale ten původní plnotučný CPU přijde až jako Zen3 nebo Zen4. To je také důvod proč přijde Zen3 relativně brzy po Zen2, vývoj běžel paralelně od roku 2012-13. Think big. Nebuďte takoví přizdisr*či. Nezapomeňte že Jim Keller je autorem instrukční sady x86-64bit bez které se dnes neobejde žádné PC.

když ty to tu popisuješ jakoby měl problémy jen Intel, AMD musela komplet překopat plány a CPU jsou na jiným procesu než se plánovalo, jsou u TSMC místo GF/Samsung, takže ani u AMD nejde vše jak má a plány se rozhodně neplněj jak si je nalajnovali, tudíž vyvozovat závěry jak by si teď ZEN2 stál proti tomu kdyby tu byl 7nm nebo 10nm Intel nejde, oba výrobci čelej problémům. Porovnat jde jen momentální stav, nebo pak ideální stav u obou, ale kdoví jak by ZEN2 vypadal kdyby šel dle plánu. Měl by 14nm IO? Jakých taktů a spotřeby by dosahoval? A dalších X otázek...

Pises pekne, ale to nic nemeni na tom, ze 4-way SMT je do bezneho provozu k nicemu a ma dost uzke vyuziti, kde by z nej něco tezilo.

ArgCZ: Take pravda.

JJ, tyhle architektury jsou obecmě "meh" ve výkonu na thread a 4-way SMT je defakto zachraňuje, s tim plnej souhlas, o to více bych se tomu ale divil u x86. Více threadů více addidas? Tak to bohužel nefunguje. Tady to by byljednoznačnej tah jen jednim směrem a to je mainframe. Tam ale AMD má jiné problémy, hlavně v interconnectu. Jejich CPU už u ZEN2 generace bdou dost silný na plnej útok na mainframe, ale nemaj ty své stoje jak efektivně propojit.

Krteq píše:Konzervativních klasických CPU se do teď držela konkurence a jak to vypadá tak to není dobrý přístup.

AMD přišlo s čiplet designem, což nevypadá zrovna na "konzervativní" přístup

Dobrej přístup to stále je, Intelu neselhala architektura ale výroba. Tak jako tak měli architekturu která jim zajistila takřka 10 let bez konkurence jen s lehkejma evolucema oné architektury. Za 10 let se nikdo neobjevil co by je ohrozil a postupně více a více ukrajovali i v top-end serverech.

Pak se zasekli v roce 2015, v roce 2017 přišel ryzen a v roce 2019 AMD dorovnala Intel z roku 2015. ZEN2 je fajn, sám jsem si jeden koupil ale revoluce to v žádnym případě neni, je to zhruba tam kde by věci měly bejt kdyby se nešlo cestou Bulldozeru.

CCX ani chiplety neni nic revolučního, je to obrovská nevýhoda a ztráta výkonu v cache sensitive věcech, bylo to navrženo jako ne best design, ale cheap yet still good enough design. Pak se jen lepěj k sobě CCX či GPU bloky a je to.

Chiplet design taky neni nic revolučního. Už první 2 jádrová K8 nebyla native ala byly to slepený 2 CPU u sebe přes HT. Infitite fabric je nástupce HT pro multi CPU komunikaci. Nic víc. AMD tohle mohlo takhle dělat od K8, Intel od Nehalemu, odseparovanej northbridge tu byl vždy a pod jednim IHS už tu taky byl (clarkdale třeba), tzn tohle jsou všechno staré dávno realizovatelné věci, ale vždy se šlo po monolytu právě kvůli cache a komunikaci mezi jádry, a AMD si tentokát řeklo "ne, uděláme to cheap, chiplety budou levnější a prostě sežereme si 1/4 ztrátu výkonu v hrách ale bude to unvierzální a cheap a easy na výrobu. Neudělali žádnou revoluci, jen udělali ten krok k easy výrobě a obětovali výkon v cache sensitive věcech.

Mohl by ZEN2 bejt monolyt 7nm 8 a 16 jádro? Ano. Byl by to lepší CPU? ano, v hrách mnohem lepší. Ale to by museli navrhovat a vyrábět více křemíku uuuh takové náklady navíc! Takhel vyráběj jen dva křemíky, CPU blok ala 8c chiplet a Northbridge, vše ostatní se složí jen z různejch počtů těhlech 2 čipů. Vše od Rzenu po epyc, u APU přibude ještě GPU chiplet až se jej uráčej udělat. Nechavalme tedy něco co akorát mastí kapsu a zlepšuje výtěžnost AMD a už vůbec tomu neříkejme že je to něco revolučního. Jediný co to opravdu je, je jasnej směr AMD jehož cílem jsou ale servery, ne mi a výkon našich strojů. Mi dostáváme ten zbytek, ty dropky s horší leakage nebo vadnými jádry co nejdou do Epycu. Ani chipset nám nenarvhli prostě dali northbdrige na desku a musí tam na něm bejt větrák protože nemá rád velké teploty.

otázka by mohla taky znít jinak, byl by monolyt na 7nm v pohodě na výrobu, jakou by měl koncovou cenu nebo spíše kolik by nás ten lepší výkon jako zákazníky stál? Nebyla by do budoucna cesta monolytů cestou do pekel a nečekali by nás jen další a další odklady jako u Intelu

Ja mam tyhle casove uvahy taky rad, ale kde treba beres tu jistotu, ze Zen3 mel byt od zacatku ten zabijak s HBM, 4-way SMT, atd.? Co kdyz to mel byt Zen4 nebo Zen5 nebo...?

@DOCent: IO die pro EPYC je mnohem vetsi nez to pro Ryzen. Tzn. neni stejne.

yuri.cs píše:Ja mam tyhle casove uvahy taky rad, ale kde treba beres tu jistotu, ze Zen3 mel byt od zacatku ten zabijak s HBM, 4-way SMT, atd.? Co kdyz to mel byt Zen4 nebo Zen5 nebo...?

Jistota není nikdy, ale máme tu pár indicií:

• Jim Keller navrhl plnotučný CPU a víme že součástí jeho Master planu byly Zen1, Zen2 a Zen3 jejichž vývoj začal téměř paralelně. Tedy ten plnotučný může být jedině ten poslední - tedy Zen3.
• Jak dlouho trvá vývoj nové architektury? Cca 7-8 let. Z časového hlediska je první šance Zen3
• Zen3 přichází příliš brzy po Zen2 aby to byla evoluce Zen2. Vše nasvědčuje tomu, že byl vyvíjen paralelně, tedy nezávisle na předchozích.

Jako já souhlasím s DOCem, v podstatě tady už všechno bylo, IO die aka Northbridge, komunikace slepenců přes HT aka IF, 4-way SMT. Genialita Jima Kellera byla v tom, že přišel do AMD a předpověděl, že s menšími výrobními procesy bude problém s výtěžností a protože AMD vždy zaostávalo ve výrobních procesech, tak použil mozek a navrhl z toho nejmenší zlo a nejlepší cestu ven. Protože byl autorem K8, tak věděl jaký benefit má řadič RAM přímo v CPU, a jednoduše si spočítal že sice něco ztratí na latencích, ale hodně získá na výtěžnosti a modularitě. Plus nevýhody částečně smaže vylepšenou predikcí, větší L3 cache, a s HBM L4 cache která může mít třeba 4GB může získat i lepší výkon ve specifickém workloadu. Pro servery je čipletový dizajn výborné řešení, desktop a hry jsou zajímavé jen pro děcka.

EDIT: Zen3 měl původně stát proti Intelově 5nm CPU s 64c> post IceLake arch .... Jako opravdu je tu někdo kdo si myslí že by mohl stačit shrinknutý Zen2+? Aby AMD reálně mohlo konkurovat tak museli jít cestou hrubého výkonu, hodně jader pomocí čipletů a vysoký IPC kvůli nižším frekvencím a nevýhodám čipletu. Pokud Zen3 bude mít opravdu 6xALU, 4xAGU, 4xFPU, tak 4-way SMT je must have featura pro servery. Pro desktop aby se Win10 nezhroutily z toho počtu vláken se dá SMT OFF a hotovo.

Richie Rich píše:
Jistota není nikdy, ale máme tu pár indicií:

• Jak dlouho trvá vývoj nové architektury? Cca 7-8 let. Z časového hlediska je první šance Zen3

cca 5 let. +- drobné samozřejmě.

I Ryzen byl za těch pět let od začátku hotový.

Richie Rich píše:- ten leak je z 8.května, takže prosím bez shitstormu.
- 7nm EUV a 6nmEUV procesy jsou velmi podobné, takže je možný jednoduchý shink jako 14nm -> 12nm.
1) tedy Zen3 může mít shrink Zen3+
2) Zen2 7nm je nejspíš nekompatibilní se 7nm/6nm EUV a tudíž shrink nebude z technického hlediska
...
1) To je docela reálné, protože frekvence nikam neporostou, naopak na 5nm mají klesnout, a více než 24t nebude bottleneck ještě hodně dlouho. A pokud ano, pak mohou SW odemknout 4-way SMT na 32t.
...

N6 je cost effective verziou N7. Ani som nevedel že obsahuje EUV. N6 má veľmi podobné pravidlá ako N7 a očakáva sa že to bude node pre tých, ktorí nebudú mať potrebu ísť na leading edge (niečo ako 16FFC alebo FFN...)

Nástupcom N7+ je N5. N5 zvýši výkon, toto nieje vec o ktorej sa dá špekulovať, ten proces je už v risk produkcii a to že sa frekvencia ARM jadier zvýšila bolo predvedené už aj verejne ak sa nemýlim.

Už v tomto majú tie špekulácie diery a to sú informácie, ktoré sa dajú overiť v priebehu pár sekúnd, takže vierohodnosť ostatných informácií je taká...

K SMT: nieje multithreading ako multithreading. Viac vlákien na jadro sa dá implementovať rôzne.

Intel mal "SMT4" v Xeonoch Phi ale reálne to bolo implementované len ako MT takže to dopadlo katastrofálne. To IMHO dosť prispelo k tomu, že je SMT na x86 vnímané tak negatívne.

Osobne som si myslel, že sa zo SMT4 "vytasia" ešte na 7nm. ZEN2 jadro je pomerne malé a aj využili maximálnu denzitu asi len z polovice. SMT by im prinieslo flexibilitu medzi obrovským hyperpipeliningom v HPC a nízkou utilizáciou prostriedkov pri vysokých frekvenciách ( "dark silicon" ). A pokiaľ plánujú prejsť na N5 tak toho neutilizovaného silikónu budú musieť podstatne pridať, pretože opäť tam je veľký rozdiel medzi zlepšením spotreby, a zvýšením energetickej density...

Ale kto vie. Ešte pred pár mesiacmi sme tu špekulovali, že exsistuje viac ZEN2 kremíkov smerujúcich do iných oblastí a tie informácie boli vtedy reálne... kým sa GloFo nevzdalo. Kto vie čo sa môže zmeniť teraz... Je to predsa AMD

Inak SPARC M8 podporuje SMT3. Vlastne, ak to potrebujete a ste dosť veľký zákazník nato, aby ste si to s nimi vydiskutovali, tak vám zariadia aj SMT7. Ak stačí len že to bude zamknuté. Ak je nutné, aby to bolo natívne, tak určite nejaké soft-core a následne ASIC konverzie. Teda detailné informácie zvyčajne k takým záležitostiam zverejnené niesú, ale rozhodne by som tak sebaisto netvrdil, že také procesory neexistujú. Je to len o tom, že kde to má význam, tam sa nájde cesta ako to použiť.

IBM z a ak sa nemýlim tak aj niektoré verzie POWER to dokážu meniť dynamicky v závislosti na záťaži.

...Genialita Jima Kellera byla v tom, že přišel do AMD a předpověděl, že s menšími výrobními procesy bude problém s výtěžností...

A to je ďalšia lož. TSMC oznámilo, že zlepšovanie výťažnosti N7 prebiehalo oveľa rýchlejšie ako zlepšovanie N16. Tj za jeden rok dokázali to, čo na N16 za 4 roky.