PCTuning fórum

Upřímně řečeno je to celkem geniální řešení, to že to tam doázali defakto "přicvaknout" tzn nemuseli vyvíjet celou novou DIE. Asi s tim už počítali při návrhu ZEN3 CCD když tam nechali ty kontakty "na povrchu" tak aby se dala cache takhle rozšířit.

Nečekal jsem že to bude AMD kdo nám přinese velké cache, ale jsem pozitivně překvapen. Myslím si že se to podívá i do desktopu, dle toho jak moc bude Alder lake zlobit. V produktivitě se svym menšim počtem jader moc zlobit nebude ale kdyby v hrách zlobil tak bum, AMD tam napere extra cache a problem solved. Hlavně to tak moc neprodraží výrobu protože to vyroběj extra jako malej sram čip a jen to tam "přicvaknou" na vybrané modely.

Del 15% v hrách průměr je hodně, protože to je průměr, tyhle věci nejlépe zářej v těch minimech v CPU bottlenecked chvílích a tam už teď ZEN3 pěkně zabírá, jen teď bude ještě více.

Paradox je že Intel tohle mohl udělat dávno. Už v době Crystalwellu měl L4 Edram, to jak hodně pomáhala jsme si ověřili u Broadwellu a i samotná L3 se dostala až na 60MB u Broadwellu a byl to fast ringbus žádná EDram. Intel měl vše v ruce, ale nikdy nic nevydal.

Tak už se na webu noří spekulace, že by to mohl být onen Zen3+...
AMD naštěstí Anandtechu potvrdilo, že se to skutečně nasadí na konci roku s uvedením procesorů
https://www.anandtech.com/show/16725/am ... -15-gaming

This technology will be productized with 7nm Zen 3-based Ryzen processors. Nothing was said about EPYC.
Those processors will start production at the end of the year. No comment on availability, although Q1 2022 would fit into AMD's regular cadence.
This V-Cache chiplet is 64 MB of additional L3, with no stepped penalty on latency. The V-Cache is address striped with the normal L3 and can be powered down when not in use. The V-Cache sits on the same power plane as the regular L3.
The processor with V-Cache is the same z-height as current Zen 3 products - both the core chiplet and the V-Cache are thinned to have an equal z-height as the IOD die for seamless integration
As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.
The V-Cache is a single 64 MB die, and is relatively denser than the normal L3 because it uses SRAM-optimized libraries of TSMC's 7nm process, AMD knows that TSMC can do multiple stacked dies, however AMD is only talking about a 1-High stack at this time which it will bring to market.

flanker píše: The processor with V-Cache is the same z-height as current Zen 3 products - both the core chiplet and the V-Cache are thinned to have an equal z-height as the IOD die for seamless integration
As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.
[/i]

tyhle dvě části mi přijdou zajímavé: Výška čipletů je stejná jako u standardního Zenu a strukturální silikon je navržený tak, aby dobře odváděl teplo ( tzn. asi obsahuje nějaké teplovodivé příměsi ) V-cache sedí na "nejstudeněnjší" části čipletů ( tedy nad cache ) a ne nad samotnými jádry. Jde pouze o jeden hi-stack ( tedy relativně jednoduchá výroba s malým teoretickým množstvím chyb )

U toho 5700G tech 12 PCIe lanes - muze to cloveka nekde limitovat? (koukam, ze jiny CPU - jak muj stary 2600X nebo ekvivalent 5800X maji 20 linek)
- nevim, pri pouziti dedikovane GPU + 2 M.2 disky a tak...

Občas to můžeš lehce pocejtit, budeš mít pro grafiku prostě jen 8 linek místo 16. Navíc budou jen GEN3, to APU nemá PCI-E 4.0. Tzn radši grafiku s hodně Vram ať nedochází k ňákýmu sosáni přes sběrnici to by dobře nedopadlo. První M2 disk bude mít 4 linky z CPU, sekundární připojíš na southrbidge.

del42sa píše:

flanker píše: The processor with V-Cache is the same z-height as current Zen 3 products - both the core chiplet and the V-Cache are thinned to have an equal z-height as the IOD die for seamless integration
As the V-Cache is built over the L3 cache on the main CCX, it doesn't sit over any of the hotspots created by the cores and so thermal considerations are less of an issue. The support silicon above the cores is designed to be thermally efficient.
[/i]

tyhle dvě části mi přijdou zajímavé: Výška čipletů je stejná jako u standardního Zenu a strukturální silikon je navržený tak, aby dobře odváděl teplo ( tzn. asi obsahuje nějaké teplovodivé příměsi ) V-cache sedí na "nejstudeněnjší" části čipletů ( tedy nad cache ) a ne nad samotnými jádry. Jde pouze o jeden hi-stack ( tedy relativně jednoduchá výroba s malým teoretickým množstvím chyb )

Jako takhle, taky můžou kecat. Ať už jsou ty materiály jakékoliv, tak už teď má ZEN3 problémy s interní teplotou, teď když bude jeden kus DIE navýšen a mezi core a IHS bude ještě troška dalšího materiálu tak bych neočekával že to na teploty bude mít zrovna pozitivní vliv. Na druhou stranu, pokud už teď výšku jádra uměle navišovali aby byla stejná jak u OI DIE tak to může bejt v pohodě.

jakych 12 linek pcie ? ?

Oba procesory budou mít provedení pro socket AM4, měly by podporovat PCI Express 3.0 ×4 pro SSD a PCI Express 3.0 ×16 pro přídavnou grafiku a dvoukanálové paměti DDR4-3200.---

eng.--Both of the launched processors come from AMD’s 65 W TDP line, so unfortunately we won’t have retail versions of the 35 W models right now. Both processors also have 24 lanes of PCIe 3.0 and will support DDR4-3200. These processors will be supported in 500-series motherboards with appropriate BIOS updates for full performance - 400-series support will depend on the manufacturer..

Ano máš pravdu blbě jsem si to pomatoval z prvních AM4 APU (a on asi také), zapoměl jsem že od 4000 řady maj APU 16 linek na grafiku, takže v poho, ale jsou stále GEN3.

Divny..ja tech 12 dneska cetl v nejakym srovnavaci..tak to muselo byt blbe tam, takze asi plany poplach
tzn. bude to klasicky tech 16+4+4

Ano, je to standardních 16+4+4 PCIe 3.0

Ve specifikacích boardů to bývá jako

New Generation AMD Ryzen™ with Radeon™ Graphics processors

a tam je jasně napsáno, jaké omezení lze čekat.
Nějaké omezení může být cítit tak na X570 s NVMe raidem.

DOC_ZENITH píše: Jako takhle, taky můžou kecat. Ať už jsou ty materiály jakékoliv, tak už teď má ZEN3 problémy s interní teplotou, teď když bude jeden kus DIE navýšen a mezi core a IHS bude ještě troška dalšího materiálu tak bych neočekával že to na teploty bude mít zrovna pozitivní vliv. Na druhou stranu, pokud už teď výšku jádra uměle navišovali aby byla stejná jak u OI DIE tak to může bejt v pohodě.

Nevím, jak chtějí ten křemík upravit, aby měl lepší tepelnou vodivost. Co jsem koukal, tak dotování tepelnou vodivost mírně zhoršuje, tím že na sebe položí dvě různé krystalové mřížky tomu taky nijak nepomůžou. Jedině, že by ten křemík měli namíchaný s uhlíkovýma nanotrubičkama. Snad k tomu AMD řekne něco víc.

Každopádně, když nezvýší vzdálenost od tranzistorů k IHS, tak bych věřil tomu, že se teploty nezhorší

https://videocardz.com/newz/amd-monet-1 ... est-rumors

takže GloFo nakonec bude pro AMD vyrábět levné verze Zen 3 na 12nm LP+ procesu s RDNA2 grafikou. Konečně to propdloužení WSA dává nějaký smysl, uvolnit nějaké kapacity pro Epyc a servery na 7nm a vyrábět levné a dostupné verze Zenu 3

Maor píše:

DOC_ZENITH píše: Jako takhle, taky můžou kecat. Ať už jsou ty materiály jakékoliv, tak už teď má ZEN3 problémy s interní teplotou, teď když bude jeden kus DIE navýšen a mezi core a IHS bude ještě troška dalšího materiálu tak bych neočekával že to na teploty bude mít zrovna pozitivní vliv. Na druhou stranu, pokud už teď výšku jádra uměle navišovali aby byla stejná jak u OI DIE tak to může bejt v pohodě.

Nevím, jak chtějí ten křemík upravit, aby měl lepší tepelnou vodivost. Co jsem koukal, tak dotování tepelnou vodivost mírně zhoršuje, tím že na sebe položí dvě různé krystalové mřížky tomu taky nijak nepomůžou. Jedině, že by ten křemík měli namíchaný s uhlíkovýma nanotrubičkama. Snad k tomu AMD řekne něco víc.

Každopádně, když nezvýší vzdálenost od tranzistorů k IHS, tak bych věřil tomu, že se teploty nezhorší

Koncentrace příměsi v substrátu je striktně daná a není to možné brát třeba tak, jako když do polívky hodíte mrkev navíc, tak to bude chutnat stejně Víc příměsi způsobí delší rekombinaci, tedy nižší dosažitelnou frekvenci.
Nanotrubičky uhlíku mi připadají pro masovou výrobu scifi, mám za to, že dosud není lepší výchozí materiál jak monokrystal. Rozdíl pro přenos tepla může dělat právě menší vrstva SiO, ale tam je to taky už limit bych řekl. Každopádně je 21 století, tak kdyžtak odkaz, rád si něco zajímavého přečtu

Pár informací o 3DV Cache

TPU - AMD "Zen 3" 3D Vertical Cache Detailed Some More

https://videocardz.com/newz/amd-confirm ... er-in-2022

AMD confirms new CPUs coming in 2022, debunks Zen4 PCIe Gen4 rumors

AM5 platform will indeed support PCIe Gen5, just as the Intel 12th Gen Core series codenamed “Alder Lake” which launch next month. It is worth saying though that he did not say Zen4 “Raphael” or Ryzen 6000/7000 specifically.

AMD will also introduce new notebook series featuring better power efficiency. AMD will be implementing various new algorithms that will determine the state and the workload and apply CPU configuration accordingly. This feature is now called “Power Management Framework”,

In 2022 AMD will be launching its 3D V-Cache Ryzen CPUs. Unfortunately, it is still not confirmed whether these will be Ryzen 5000 or 6000 series though, but it was said that these will be AM4 CPUs, possibly the last for this socket.

Odpověď Roberta Hallocka na otázku o využití velkých + malých jáder byla také zajímavá. Neznělo to jako věc, kterou by AMD v nejbližší době chtělo použít. Spíše to vypadá, že AMD chce jít přesně opačnou cestou než Intel (eventuelně by se použití úsporných jader týkalo pouze mobilních APU kde by dávalo smysl, ale v desktopu není důvod mít malá jádra)

EPIC V-cache uplift 50% nad standartní Epyc bez V-cache ( průměr )

v DEMO: 66% rychlejší ( EDA RTS Simulace )

viz konec videa: https://videocardz.com/newz/watch-amd-a ... c-gpu-here

Prezentace a benchmarky nove genrace VMek - HBv3 - od MS.

Nekde narusty v radu desitek %, nekde v ramci statisticke chyby.

https://techcommunity.microsoft.com/t5/ ... -p/2939814

Nejzajímavější z toho jsou asi ty latence v rámci NUMA

Tak jako tak, vypadá to, že si AMD nemusí s Sapphire Rapids dělat vrásky ...