Programovani hradlovych poli FPGA v jazyce VHDL

[Kamikadze]

Zdravim,
vim, ze se tu resi spis programovani na vyssich urovnich, presto bych se chtel zeptat, zda se tu nekdo zajima a nejak rozumne progromoval hradlova pole FPGA v jazyce VHDL.
Aktualne zacinam delat bakalarku, kde budu do desky Spartan 3 od Xilinx implementovat kompletni ZX Spectrum, tak jsem bych se rad zeptal, zda ma smysl se do teto sekce obratit s pripadnou prosbou o konzultaci problemu. Zatim nemam s VHDL zas tak velke zkusenosti, mym vrcholem je programovani slozitejsich stavovych automatu (semafor a podobne) a chytani kodu klavesnice PS2, rozchozeni monitoru pres VGA.

Pokud by nekoho zajimalo, co to VHDL/FPGA je, tak
http://cs.wikipedia.org/wiki/Programova ... C3%A9_pole
http://cs.wikipedia.org/wiki/VHDL

[OndraSter]

Zajímám se o podobnou skupinu, CPLD. Ale ještě jsem se nedostal k realizaci na žádném projektu, zatím jsem si vždy vystačil se "softwarovým dekódováním" v atmeze, kterou mám zmáklou do detailu.

Ve škole jsme s tím ale něco málo dělali (FPGA), byl to taky nějaký Xilinx (ale přesné číslo si nepamatuju). Jednoduché obvody ala knight rider apod.