ATi Radeon HD4750/4770 (RV740) - Informace, testy, recenze

[Lukfi]

A proč se tedy všude udává fyzický takt GDDR5 jako 900 MHz (což pokud dobře chápu je command rate), ale efektivní jako 3,6 GHz (data rate)?

[W3N4]

Prvořadě - GDDR5 nejsou QDR tak, jak si to vykládáš. Nejde o quad data rate, ale quarter data rate command clock. Adresuje s poloviční frekvencí.

Frekvence na I/O je samozřejmě stejná, jako frekvence rozhraní řadiče grafického čipu, efektivní frekvence je dvojnásobná oproti fyzické (přenosy jsou DDR).

Co se samotných pamětí týká, tak frekvence zápisu (data rate) je dvojnásobná oproti command clock (tzn. pokud command běží na 1GHz, pak zápis funguje na frekvenci 2GHz).

Více třeba tady:
http://www.behardware.com/articles/726- ... ntage.html

To je mi teda zapeklite ... a ja se divil, proc se ty pameti jemnuji porad DDR..
Nejak nechapu command clock.. Ceho je to frekvence (pametoveho jadra?) ? A co je potom frekvence memory banks ?

[no-X]

ještě je zajímavý tenhle dokument:

http://www.qimonda-news.com/download/Qi ... epaper.pdf

V tomhle si vůbec nejsem jistý, ale osobně si myslím, že v termínu DDR - jako double data rate ta dvojitost znamená, že oproti fyzické frekvenci, na které řadič komunikuje s pamětí, je přenos dat dvojnásobný (čtení+zápis na obou hranách signálu). Tohle platí i pro GDDR5, proto je to imho stále DDR.

[Lukfi]

Prosímtě, můžeš to vysvětlit nějak pro nás blbý, jak to s těmi takty teda je (u standardně používaných 3,6 GHz verzí)? Co tam znamená ten takt 900 MHz, který se všude uvádí jako fyzická frekvence?

[Krteq]

Nasadili jste mi brouka do hlavy, tak jsem taky trochu zapátral a zjistil jsem, že GDDR5 mají oproti ostatním GDDR standartům dvě paralelní "nosné" Data I/O linky (je to znázorněno i v tom whitepaperu viz. obr.) a proto do dokáží přenést 4 bity za takt (2x 2bity pro každou I/O linku), ale jsou stále označovány jako DDR.

Např. u HD4870 je tedy nominální frekvence 900MHz, ale efektivní je 2x 1800MHz (3600MHz)

[W3N4]

Nasadili jste mi brouka do hlavy, tak jsem taky trochu zapátral a zjistil jsem, že GDDR5 mají oproti ostatním GDDR standartům dvě paralelní "nosné" Data I/O linky (je to znázorněno i v tom whitepaperu viz. obr.) a proto do dokáží přenést 4 bity za takt (2x 2bity pro každou I/O linku), ale jsou stále označovány jako DDR.

Např. u HD4870 je tedy nominální frekvence 900MHz, ale efektivní je 2x 1800MHz (3600MHz)

Dik
Jak tak vidim tak command clock je frekvence "povelu" (+ adresove sbernice) ktere dava radic pametem (ano, z nazvu to vypliva, ale ja jsem zkratka blby )

[Lukfi]

GDDR5 mají oproti ostatním GDDR standartům dvě paralelní "nosné" Data I/O linky (je to znázorněno i v tom whitepaperu viz. obr.) a proto do dokáží přenést 4 bity za takt (2x 2bity pro každou I/O linku), ale jsou stále označovány jako DDR.

Ty čipy mají 32bitové rozhraní. Bez ohledu na to, je-li tam možnost využít pouze polovinu (když je potřeba navěsit na řadič velkou kapacitu), se tím rozhraním přenese 128 bitů za jeden takt (pokud je tedy fyzický takt 900 MHz). Tak co je špatného na tom říct, že jsou to quad data rate paměti? Něco mi uniká?

[Krteq]

Zjednodušeně mají 2 paralelní DQ (Data I/O) linky po 16-bitech, které se chovají jako DDR. Nejsou to QDR

Quad data rate (or quad pumping) is a communication signaling technique wherein data is transmitted at four points in the clock cycle: on the rising and falling edges, and at two intermediate points between them. The intermediate points are defined by a 2nd clock that is 90° out of phase from the first. The effect is to deliver four bits of data per signal line per clock cycle.

Splňují sice 4 přenesené bity v taktu, ale jiným způsobem přenosu signálu. U GGDR5 je to stále "1=raise/0=fall" -> DDR

[W3N4]

Kdyz se tak na to divam, tak nechapu jednu vec. Jestli ma kazda sirku 16bit potom dve maji 32bit. U DDR3 pameti je jedna linka, ale zato 32bitova (?) takze dokaze prenest uplne stejne mnozstvi dat (za jeden takt) jako 2 16bitove linky. Proc potom mluvime o dvou linkach?
ad QDR: Podle me se QDR oznacuje sbernice, ktera prenasi v jednom taktu 4bity (viz priloha)..
Vice zde..

[Krteq]

QDR přenášejí bity i po "vodorovných linkách" (dokáží přenášet i po těch o 90° pootočených linkách).

[W3N4]

QDR přenášejí bity i po "vodorovných linkách" (dokáží přenášet i po těch o 90° pootočených linkách).

To se mi nejak nezda. Zde tvrdi neco jineho. To by me zajimalo, jak by potom fungovaly ODR pameti...

[Lukfi]

=>Krteq: umm, ale pokud máš dvě 16bitový sběrnice, a obě jsou DDR, tak dohromady je to 32bit DDR. Jak z toho vydoluješ čtyřnásobnou propustnost?

[no-X]

mám takový dojem, že by bylo dobré si ujasnit k čemu vztahujeme tu dvoj- nebo čtyřnásobnost

[Lukfi]

No asi k fyzickému taktu, který se všude udává jako 900 MHz neboli čtvrtina efektivního.

[no-X]

Různé části čipu běží na dvou rozdílných fyzických taktech

[Lukfi]

Takže, řídící logika běží na 900 MHz (command rate) a samotné paměti na 1800 MHz a jsou to DDR, takže efektivní datová frekvence je 3600 MHz?

[no-X]

To by znělo logicky.

Víš co je ale dobrý? Když by bylo třeba něco vyřešit, tak se tu z těch velkohubých odborníku nevytasí ani jeden. Ale jindy maj keců jak Palacký

[smoula]

Tajemné karty na 40nm ala 4750 a 4730 se přestavují
Už to tu psal i Krteq ale teprve ted si toho všimli v zahraničí.
Ale je zaražejíci ta cena.

[no-X]

Nekontroloval jsem to, ale prý to v driverech je už několik měsíců.

[smoula]

R740 k nám zavíta v Dubnu