AMD K12 AMD ZEN 17h - spekulace a info

[Dolan]

ono taky těch "7nm" od Samsungu/TSMC bude tak zhruba stejně velkých jako 10nm u Intelu

Zase ten Intelov výmysel o jedinom skutočne 14nm procese?

Mňa by naopak zaujímalo, či sa Intelov 10nm proces densitou konečne aspoň priblíži 16/14nm konkurencii, keďže Intelov 14nm je v tomto stále na úrovni 28nm procesov.

A ak mám pravdu povedať, tiež sa mi nezdá že AMD prejde na 7nm už v 2018. Na prvú polovicu 2018 sú naplánované len 7nm FPGA, v druhej polovici Iphone a medzitým asi nejaké Androidy (Cortex A74/A82?). Takže AMD bude na rade klasicky minimálne o rok neskôr.

[del42sa]

jestli ona to nakonec nebude K12, když Qualcomm brzy uvede 10nm ARM serverové CPU

[flanker]

http://www.techpowerup.com/223583/amd-z ... late-costs

údajně nějaké problémy na USB3.1 řadiči. Nešlo by to vyřešit jednoduše firmwarem?

[Comby]

Ak sľubovaná efektivita RX 480 zostala na papieri, môžeme tri krát hádať kde bude sľubovaný 40% nárast IPC u Zenu...

[del42sa]

Ak sľubovaná efektivita RX 480 zostala na papieri, môžeme tri krát hádať kde bude sľubovaný 40% nárast IPC u Zenu...

to je hloupej pokus o flame

[michalos]

Spíše konstatování pravdy

[yuri.cs]

Dosahnout 40% IPC nad BD architekturu neni zas takovy problem. Problem je, ze BD byla architektura s kompromisy pro frekvence, Zen zrejme ne. Tudiz frekvence 4.7-5GHz dosazene BD u Zenu asi nebudou. Netreba jeste dodavat, ze Intel je nekdy i o 80% IPC vepredu.

[Betruger]

APU konečne s L3 Cache ?

http://www.fudzilla.com/news/processors ... id=dlvr.it

[THANATOS]

Nejako sa mi nezdá veľkosť IGP. 11 CU? Skôr to vidím na 10 alebo 12CU.

[DOC_ZENITH]

Ono může bejt 12 fyzicky 11 active. Jedno disabled z důvodu výtěžnosti + případně enabled v budoucnu pro další refresh modely.

Jinak L3 cache v APU OK, hernímu výkonu to určitě pomůže, problém je že hernímu výkon s diskrétní GPU. Integrovaná bude mít stále těžkej bottleneck v prostupnosti RAM. Zde by se hodila spíš L4 cahce/edram. Je mi divný že jí AMD nehodlá použít když s ní maj dobré zkušenosti, používal jí už R500 Xeonos v Xboxu 360 a GPU v XboxOne jí má také tzn GCN je na to ready. To by výkon IGP katapultovalo dost nahoru. A škoda že je uvnitř Polaris, chtělo by to už Vegu s ohledem na datum uvedení těch APU, ale AMD má už tradičně GPU v APU poněkud architekturou zastaralé.

[killerek]

DOC_ZENITH: DDR4 by tomu mohli pomoct, ale jinak mas pravdu s tou "L4", kde by i HBM2 nemuseli byt od veci.

[THANATOS]

Ono může bejt 12 fyzicky 11 active. Jedno disabled z důvodu výtěžnosti + případně enabled v budoucnu pro další refresh modely.

Ja očakávam párny(sudý) počet aktívnych CU, ale možno AMD zmenilo názor a bude ich aktívnych len 11.
Ja som čakal od ZEN APU viac a to minimálne 16CU, ale k tomu by bolo potrebné HBM2 alebo 256bit zbernica.

[del42sa]

tak to číslo je divné, to je pravda a překvapila mě i ta relativně velká L3 cache, kterou bych u APU nečekal...

[webwalker]

11 CU je opravdu divných. Pokud AMD bude držet symetrický design grafického čipu, pak by se jednalo pouze o jeden Shader Engine (SE). Leda by se u GPU změnilo opravdu hodně věcí.

[del42sa]

podle članku z Fudzilla webu Lisa Su prohlásila že první ZEN APU bude mít v sobě GPU Polaris, takže žádné velké změny se nedají čekat

[flanker]

já určitě vítám L3 cache, obecně APU často ztrácely trochu na i3 tam, kde prostě jim chyběla L3 cache a těch +5-10% výkonu by nahonila.
U Zen APU mě zajímá, jak moc přinese skok z 2400 MHZ pamětí na 3200 MHz (i kdyby to byl jkako AMP profil) pro iGPU

[del42sa]

http://fudzilla.com/news/processors/410 ... -snowy-owl

[kotas]

A ještě po česku tu:
http://www.svethardware.cz/amd-chysta-s ... -zen/42709

AMD chystá "sněžnou sovu", 16jádrový Zen

Snowy Owl chce nabídnout 16 fyzických a 32 logických jader společně se 8 MB L2 a 32MB L3 cache a půjde o Zen vyrobený 14nm procesem FinFET

AMD si tedy chystá poměrně dost různých produktů založených na architektuře Zen, které se ve větším počtu začnou dostávat na trh někdy v polovině příštího roku.

[del42sa]

http://www.aida64.com/downloads/YTdiMzQyZGM=

chipset information for AMD K17 (Zen Summit Ridge) FCH
chipset information for AMD K17 (Zen Summit Ridge) IMC
chipset information for AMD K17.1 (Zen Raven Ridge) FCH
chipset information for AMD K17.1 (Zen Raven Ridge) IMC
chipset information for AMD Promontory ASM2016
SMBus support for AMD K17 (Zen Summit Ridge) FCH
SMBus support for AMD K17.1 (Zen Raven Ridge) FCH

http://forums.anandtech.com/showpost.ph ... count=2219

4 variants of ES Zen are available at the moment:
AM4 8 cores with 95W TDP
AM4 4 cores with 65W TDP
SP3 24 cores with 150W TDP
SP3 32 cores with 180W TDP

[_Jesper_]

AMD ZEN Engineering Sample Specs Leaked - http://www.guru3d.com/news-story/ams-ze ... eaked.html

Kód: Vybrat vše

New details on AMD Zen based CPUs have surfaced, the information is based on engineering samples that AMD already has been circulating. Blogger Dresdenboy AMD has confirmed the information making the reliability of the information plausible.

The engineering samples currently are set at revision A0. The user who spread the details talks about four chips with 4, 8, 24 and 32 of cores. The first two SKUs would be for the AM4-socket, while the last two were intended for servers.

The two AM4 chips are quad-core and octa-core with 8 and 16 threads. The quad-core would be get 2 MB L2 cache and 8MB L3 cache, while the octa-core would get  double that amount. Both engineering samples currently run a clock speed of 2.8 GHz, with a maximum boost up to 3.2 GHz. The TDP of the two would be 65 watts for the chip with four cores and 95 watts for the octa-core. In idle the clock speed can throttle down back to 550 MHz with an amzing power consumption 2.5 and 5 watts idle power.

For servers there is the SP3 platform. The leaker has details on a 24-core and 32-core chip. The boost clock speed is at the 24-core 2.75 GHz and the 32-core 2.9 GHz. The idle-clock rate is 400 MHz here with even lower. The TDP of the two is 150 and 180 watts respectively. These chips have two 64 MB L3 cache, with the 24-core 12 MB of L2 cache and get the 32-core 16MB. This suggests that every Zen-core inherits 512KB of L2 cache, while each set of four cores gets 8MB L3 cache. This corresponds to a previously surfaced die-shot of a core-Zen.

The information has been confirmed by Dresdenboy, he has a good track record, but it remains a rumor/leak and as such a grain of salt is something you should always take this info with.