AMD K12 AMD ZEN 17h - spekulace a info

[Chief4]

to bude 4. ledna a ty slajdy jsou zřejmě staršího data, pak se NDA prodloužilo

[DOC_ZENITH]

Infinity fabric, jeho soucasti je hypertransport protokol (nejaka novejsi a rychlejsi specifikace)

http://www.anandtech.com/show/10591/amd ... allelism/5

Jo o infinity fabric jsem už slyšel, HT based mě trochu znervózňuje protože HTčkem spojená numa u G34 CPU byla shit... ano intelův ringbus mezi bloky L3 u větších 2011ctek xeonů neni ideální, svou latenci to udělá. Aby se nakonec nestalo že na hry bude nejlepší tradičně 4C 8T model.

[Dolan]

Jedna věc mě u zenu pořád znervnézňuje, a to je jak budou komunikovat jednotlivé bloky. Zen je podle všeho native 4 jádro. 8 jádro je slepenej dvou 4 jader, jak mezi sebou budou komunikovat oba bloky cache? Bude to numa? Nebo budou ňák propojený, pokud ano, s jakou latencí? Atd.

Myslím že je už potvrdené, že L3 bude ako jeden priestor s rovnakou priemernou latenciou z každého bodu s priepustnosťou 5x vyššou ako predchodca.

A čo sa týka MCM (spomínal si G34) tak nemyslím si že by HT bolo nejakým problémom, ten skôr bude niekde inde. Každopádne, dnešné interposery odvtedy pokročili. Cowos (to čo používa Nvidia) je prakticky niečo medzi 40 - 60 nm silikónom, teda sakra blízko posledným kovovým vrstvám. Medzi dvoma modulmi dovoľuje ťahať "up to" 100K prepojov. So všetkými výhodami aj nevýhodami... Nakoniec sa to môže správať ako monolit.

[del42sa]

Each core will have direct access to its private L2 cache, and the 8 MB of L3 cache is, despite being split into blocks per core, accessible by every core on the CCX with ‘an average latency’ also L3 hits nearer to the core will have a lower latency due to the low-order address interleave method of address generation.

t is worth noting that a single CCX has 8 MB of cache, and as a result the 8-core Zen being displayed by AMD at the current events involves two CPU Complexes. This affords a total of 16 MB of L3 cache, albeit in two distinct parts. This means that the true LLC for the entire chip is actually DRAM, although AMD states that the two CCXes can communicate with each other through the custom fabric which connects both the complexes, the memory controller, the IO, the PCIe lanes etc.

poslední část je zajímavá, jak jsem psal Inifinity Fabric používá mimo jiné i hypertransport protokol, ale jen jako součást (subset) dalších komunikačních protokolů s vysokou propustností GMI. Jedna linka má propustnost 25GB/s 4 linky 100GB/s. AMD zatím nesdělilo více detailů, víme jen že se nejedná pouze o "nový hypertransport" ale o robustní komunikační protokol s velkou flexibilitou, který budou využívat i APU a diskrétní GPU (resp výpočetní karty jako MI25)

One interesting story is going to be how AMD’s coherent fabric works. For those that follow mobile phone SoCs, we know fabrics and interconnects such as CCI-400 or the CCN family are optimized to take advantage of core clusters along with the rest of the chip. A number of people have speculated that the fabric used in AMD’s new design is based on HyperTransport, however AMD has confirmed that they are not using HyperTransport here for Zen. More information on the fabric may come out as we nearer the launch, although this remains one of the more mysterious elements to the design at this stage.

[yuri.cs]

2 CCX Zen v Zeppelin jadre budou obdobne jako 2 CCX Jaguar v Xbox SoC, Kentsfield C2Q, atd. Tzn. jeden spolecny pametovy radic pro oba CCX - nejde o NUMA pristup.

[DOC_ZENITH]

Numa neni jen o 2 paměťovejch prostorech na různejch řadičích. Ano když bude 1 nebude se to hlásit jako numa ale v praxi je to diskutabilní.

Vím ze zkušeností s moderními multiCPU systémy jak tohle chodívá. Intel má na svejch Xeon boardech v biosech i možnost u CPU co maj více L3 bloků je rozdělit aby se chovaly jako více CPU s menší ale méně latentní CPU a do OS se pak reportujou jak numa, nebo jako jeden velkej s více latentntí. Teď je řeč o velkejch xeonech co jsou monolytický čipy ale nemaj monolytickou cache, a mezi těmi jednotlivými bloky uvnitř CPU je ringbus ktere je propojuje aby se daly použít jako jedna cache.

Naposledy jsem tohle testoval u toho 12C Haswellu a něterej hlavně starší SW preferoval menší a méně latentní L3 a některej zas velkou. Teď už 2679v4 to neřešim protože je tak velká že dělit jí by byl hřích (je dost velká na to že se tam vejdou FP výpočty geometrie her a dost to tam zvedá výkon, na to 30MB HW-EP nestačilo) a benefit giantický cache by se vytratil, ale ZEN bude operovat v těch oblastech mezi 4 a 20MB kde je přínos diskutabilní.

Další věc je že pokud to nové propojení bude jak HT jen rychlejší, tak to bude průser jak u G34 CPU. Tyhle věci necejtíte v heavy-multithread aplikacích typu cinebench, ale takový hry uff. Lidi začnou řvát ale u Core2 quad to moc nevadilo. C2Q tu byla v době single max dual thread enginů, situace se změnila. Zkuste si dnes něco zahrát na G34 opteronech, nebo i dual 2011 xeonech. Musel jsem lockovat hry na jeden CPU, bylo fuk kde bylo free místo v ram, či na kterym PCI-E NB řadiči sedělo GPU, ale šlo o cache. Všechny thready oné hry musely bejt v jedné cache, jinak prásk a 1/4-1/3 výkonu dolu. V biosu byly i možnosti jak se bude chovat QPI, byl tam home snoop, early snoop, default, atd, což ovlivňovalo priority jestli se QPI bude dříve dívat do cache nebo do RAM druhého CPU a ovlivňovalo to výkon v těhlech situacích.

Funny je že když to člověk nelocknul ručně tak hej Windows, bylo to random. To proto že OS tu hru vždy nahodil na random jádra. Vždy jinak. Tzn občas jsi vyhrál v loterii a byly to ty samé na jednom CPU a občas ne a bylo to cross CPU a bum výkon dolu.

Jde prostě o to, že pokud ta cache nebude fyzicky jednotná, bude to určitě mít negativní vliv. Buďto bude rozdělená a SW (hlavně hry) co budou mít různé thready tam či tam budou trpět), nebo se bude tvářit jako jednotná cross fyzicfky oddělené bloky což jí bude dělat více latentní. A moc nevěřim že tenhle fabric to bude propojovat rychleji jak ten interní ringbus u EP/EX Xeonů(kterej je dost rychlej ale stejně je trochu cejtit), pokud to má bejt jak HT či QPI, tzn propojení podobné jak u G32 či dual Xeonů tak uff, hry budou trpět.

[yuri.cs]

Napr. v PS4 SoC se to s pristupem do LLC jineho CCX - v pripade JG je to L2 - ma naslednovne:
* L2 na primo - 26c
* L2 druheho CCX - 190c

[flanker]

AMD Radeon tým tím naznačuje, že to jsou fake informace (specifikace) Viz příloha

[Blue Storm]

No je pravdou, že celkem dost věcí mi tam nesedí oproti tomu, co mám já, ale říkal jsem si, že to třeba bude akorát nějaká rozšířená verze, která není nám určena. Těžko říct. Jak budu vědět více, tak budu moct upřesnit, jestli to je nebo není pravé.

[Hladis]

Nekteri by se konecne měli naucit nelinkovat wccftech, z cehoz pak vznika chaos, hype a ruzny konspirace. Ten web pise uplny kraviny.

[-Vladimir-]

WCCFTech tě řádně napálil že už máš na něj alergii?

[Hladis]

Eh co Me vadi postovani lzi a nesmyslu, který tenhle clickbait neustale prezentuje. Me opravdu wccftech nenapalil, ale jini ho porad berou jako zdroj informaci, postuji to na forum, coz vytvari informacni chaos.

[HafanPetr]

Zdaleka nejen na wccftech si občas vymyslí nějaký stupidní fake (kdo se v tom má vyznat). Nicméně tohle je spekulační vlákno, takže tyto tzv. "leaks" berte samozřejmě z rezervou.

Mimochodem, např. na Guru3D to maj taky: http://www.guru3d.com/news-story/amd-ry ... isted.html

[Hladis]

Je rozdil, když se někdo občas sekne, nez když takovy blbosti umyslne a neustale vytvari a strili do prostoru jak z kulometu. To vse za ucelem zisku, protože je dost BFU, co na to klikne. Smysl postovani linku na tenhle zumpaweb, kde 90% vseho je lez, mi opravdu unika a ještě jim tim nahanet kliky, aby v postovani tehle sracek pokracovali ?

[kotas]

Na to jsi přišel jak, že guru3d je žumpaweb? A PCT je pak co? ...

[HafanPetr]

@Hladis: Úmyslně určitě ne, protože to převzali z nějakého čínského webu (stejně jako guru3d). A zatím ani není jisté, jestli je to skutečně fake.

[del42sa]

Na to jsi přišel jak, že guru3d je žumpaweb? A PCT je pak co? ...

Neumis cist ?? Hladis jasne napsal ze jeho komentar se tyka wccftech a ja se timto nazorem naprosto stotoznuji. Ten web je schopen splacat dohromady strasne blbosti a jde jim jen o clickbajt. Uz to tu bylo postovano nekolikrat, abyste nepodporovali takoveto stranky.....

[HafanPetr]

Tak, pokud to není vysloveně OT, nevidím v tom problém. Každý si může přeci vybrat, co chce číst a na co klikat. Mně taky nikdo nenutí číst půl vlákna nečí teorie a úvahy s křišťálové koule o ničem (a druhou půlku OT o Intelu). V opačném případě tenhle thread nemá smysl.

[-Vladimir-]

Eh co Me vadi postovani lzi a nesmyslu, který tenhle clickbait neustale prezentuje. Me opravdu wccftech nenapalil, ale jini ho porad berou jako zdroj informaci, postuji to na forum, coz vytvari informacni chaos.

jsem s tebou zajedno, WCCFTech = americký Blesk v IT a to jsem věru milej na tuhle žumpastránku...

[Jan Olšan]

http://wccftech.com/amd-ryzen-am4-proce ... -flagship/

Některé slajdy jsou stejné jaké v mé prezentaci, akorát ta tabulka s modely jim moc nesedí, resp. v textu je to celkem ok, ale ta tabulka se všemi modely obsahuje i modely, o kterých nebyla zatím řeč. Navíc, všimli jste si toho data konce NDA dole? Amíci mají přehozený měsíc a den, tzn. podle toho to mělo být 4.1.2017. Pokud to není přehozené, tak je to 1.4.2017. Obojí jsou divná data a to druhé by bylo vyloženě gól

No jsem zvědav, jestli nám AMD ty informace nějak upřesní. Btw minimálně jedno z těch osmijader má dost překvapivé TDP.

Myslím, že to jsou všechno už starší slajdy, co šly ven okolo CES, t.j. 4. leden.