AMD K12 AMD ZEN 17h - spekulace a info

[Jan Olšan]

TLen niesom si istý o možnosti rekonfigurácie DDR na IF2.

Pokiaľ sa im to podarilo vyriešiť nejakým full custom analogovou časťou (chválili sa že blízko spolupracujú s TSCM) tak by to objasnilo desktopove verzie.

Paměti/DDR* jsou tak specifické, že to IMHO možné není.

[ArgCZ]

Jsem myslel ze dnes dostanem nějaký odpovedi na to jak si zen 2 asi tak povede a místo toho zjišťuju ze to odhadnem asi ještě hure nez doted

[Comby]

2 CPU + 1 IO je novy Zepellin ppdla mna.

to vůbec nesedí s tím "8 cores per Zeppelin 2 die"

Áno, trochu nešikovne to je na tom obrázku čo si dal.

[Jan Olšan]

BTW lidi, je to osm jader na čiplet, jestli je CCX (core complex) 8c nebo 4c se neví.

nevěřící Tomáš

Jenom upozorňuju, že to je spekulace a nic o tom řečeno nebylo, takže striktně vzato nic nevíme je třeba počítat s tím, že to nemusí být pravda.

[del42sa]

Jenom upozorňuju, že to je spekulace a nic o tom řečeno nebylo, takže striktně vzato nic nevíme je třeba počítat s tím, že to nemusí být pravda.

děkujeme za upozornění

[Leon_]

tu máš z blízka, tak si to skús podeliť počtom obdlznikov

[Krteq]

Kdo nevěří, ať uvěří

[del42sa]

zajímavé budou ty dopady centrálního IO čipu, jako jsou latence, integrovaná L4 (?), spotřeba,

[Jan Olšan]

Jenom upozorňuju, že to je spekulace a nic o tom řečeno nebylo, takže striktně vzato nic nevíme je třeba počítat s tím, že to nemusí být pravda.

děkujeme za upozornění

Tak já bych se nezlobil kdyby to tak bylo a desktop by kvůli tomu měl 16 jader a APU 8, to by se mi osobně líbilo na přehrávání videa v AV1
Holt uvidíme.

Edit: no efekt na latence/spotřebu, to je taky proč byli všichni tak skeptický... jinak koukám, že tam není žádnej interposer, je to zdá se všechno vedené čistě substrátem, jako u Epycu/TR teď.

[Maor]

Podle prezentace nový Veky, by EPYC měl umět PCIe 4.0, teoreticky se dočkáme PCIe 4.0 i na AM4

[ArgCZ]

Vůbec nestrašte interposerem

[Comby]

Stále tu je niekoľko otvorených otázok:
- jeden malinký obdĺžnik sa nemusí rovnať jednému CCX
- či je možné dva malinké obdĺžniky (na Rome spojené do väčšieho) rozdeliť, čím by v desktope mohol byť len jeden
- či APU bude CPU + IO + GPU

[Leon_]

CCX v CCX?

[Maor]

Stále tu je niekoľko otvorených otázok:
- jeden malinký obdĺžnik sa nemusí rovnať jednému CCX
- či je možné dva malinké obdĺžniky (na Rome spojené do väčšieho) rozdeliť, čím by v desktope mohol byť len jeden
- či APU bude CPU + IO + GPU

Jelikož nová 7nm Veka má IF, tak APU klidně může být jak říkáš, ale nejdřív nás asi bude čekat 12nm refresh

[Comby]

@Leon_ Narážam na to, že v Zen 1 má každé CCX vlastnú L3. Pri Zen 2 nevieme, či jeden čiplet má 2*CCX s dvoma samostatnými L3, alebo je to len jeden CCX s jednou L3.

[del42sa]

CCX v CCX?

ne máš v tom chaos, CCX v DIE (1CCX po 8 jádrech nebo 2CCX po 4 jádrech = oboje v jednom jediném die/chipletu)

@Leon_ Narážam na to, že v Zen 1 má každé CCX vlastnú L3. Pri Zen 2 nevieme, či jeden čiplet má 2*CCX s dvoma samostatnými L3, alebo je to len jeden CCX s jednou L3.

vím jak to myslíš a jak to myslel Honza Olšan, ale přijde mi, že by vzhledem k počtu čipů v ROME (8 dies) bylo to propojování strašně překomplikované, proto osobně více věřím tomu, že Zeppelin 2 die = 1CCX/8 cores.

[Jan Olšan]

Jako v rovině teorie by taky mohli opustit to CCX uspořádání a mít prostě jako základní stavební jednotku 1 jádro. To teda myslím v tom logickém uspořádání v křemíku CCX je blok na úrovni návrhu).

[havli]

Koukam, uz je tu slusna fotka, takze jsem nazhavil kalkulacku a vychazi mi:

I/O = 15,64 * 29,59 mm ........... 463 mm^2
8C chiplet = 7,54 * 10,74 mm .... 81 mm^2

Dohromady 64C Epyc = 1111 mm^2

Samozrejme berte s rezervou, jsou to jen hrube pocty ve foto editoru.

[Maor]

tak ještě kdyby prodávali 1mm^2 za 1USD

IO nějak moc plýtvá místem

[yuri.cs]

Tak AMD to dokazalo - "AMD loves to solve hard problems". Rome je zrejme nejrevolucnejsi pocin od K8, coz by realista asi necekal.

Kdyz se na to CPU koukam, tak asi fyzicky padne do stejneho socketu jako Naples.

Konfigurace tech chipletu nedava smysl. Proc nejsou stejne vzdalene od okraje IO chipu? Routing bude zvlastni.

Kde budou sidlit PCIe? Na IO chipu nejsou namalovane.

// AWS, VMware, Dell, MS to vsechno s "klasickym" Zenem. 64c bude jina kava.