AMD K12 AMD ZEN 17h - spekulace a info

[Maor]

od oka si myslím že tam už skoro žádné místo nezbyde. uncore zabírá skoro tolik co 2*ccx. žádná megalomanská cache se tam nevleze, pokud nejsou nějaké úspory ze sloučení io na jeden čip.

[DOC_ZENITH]

Pravděpodobně nebude, kdyby ano, dávalo by zdvojnásobení L3 v samotnejch CCX malej smysl.

[maltra]

To zdvojnasobenie L3 cache ma aky dopad?

[DOC_ZENITH]

Dle mého názoru naprosto minimální protože je stejně dělená, připadá mi to jako zbytečnost a snaha nahnat to někde kde to neni potřeba, něco jako 1MB L2 Skylake-X jaksi nezachrání když L3 je malinká a neinkluzivní.

[certes]

Pokud eDRAM L4 cache bude na 14nm stejně jako u Broadwell a na něm byla jen o cca 40% rychlejší než DDR3 2133MHz, jaké výhody bude mít ta cache vs DDR4 3200+MHz ? Myslím že to bude pouze I/O chip.

[DOC_ZENITH]

Tam jde o latence ne o prostupnost. Prostupnost by šla nahnat tim že bude mít třeba více-bitové rozhraní. I u Broadwellu to na první pohled vypadalo že nemůže bejt benefit velkej ale nakonec byl obrovskej, a to samotnej Broadwell už je CPU s inklusivní sdílenou ringbus L3, tzn Ryzen by z toho benefitoval ještě mnohem více.

[Maor]

Tak EPYC se asi posune do segmentu workstation.
Začínají se objevovat desky https://www.anandtech.com/show/13566/am ... therboards

Něco ve stylu ASUS WS pro EPYC by bodlo a mohli by zrušit celou TR4 platformu.

[Baneshee]

To si nemyslím, EPYC jsou dost drahý, maj nízký takty a nejde u nich OC. To je jak kdyby měl Intel rušit HEDT platformu, protože si můžeš koupit Xeona do workstationu

[Leon_]

AMD Claims Zen 2 Has 29% Higher IPC than Zen 1 in Certain Workloads

https://www.hardocp.com/news/2018/11/11 ... workloads/

https://www.guru3d.com/news-story/amd-z ... r-ipc.html

[flanker]

Tak EPYC se asi posune do segmentu workstation.
Začínají se objevovat desky https://www.anandtech.com/show/13566/am ... therboards

Něco ve stylu ASUS WS pro EPYC by bodlo a mohli by zrušit celou TR4 platformu.

Zajímavé, ale rozhodně bych raději si vzal např Zenith Extreme+2950X, i kvůli OC a lepším deskám

[DOC_ZENITH]

EPYC je unlocked, takže jediné co je třeba je na to řádná OC deska. Resp jdou ocnout i na současnejch server deskách ale to napájení k tomu neni, RAM tam nejdou nastavit nad 2667Mhz, většina biosů ani nemožňuje ročně udělat timingy, atd. Pointa je ale v tom že ty CPU jsou unlocked, takže to chce jenom desky.

Btw když už je řeč o Epycu, ví už se jak to bude s ROME a deskama? Půjdou do současnejch socketů a chipsetů s bios updaty nebo bude nová platforma?

[yuri.cs]

Rome je kompatibiltni s Naples socketem. Dokonce i nasledovnik Rome - Milan - bude, se Zen4 prijde DDR5, takze tam to konci. Jasne, je urcite potreba novy BIOS, zaroven nedostanes PCIe4 a mozna neco dalsiho, co soucasne desky nemaji.

btw hezky utocny a vyhybavy rozhovor: https://www.anandtech.com/show/13578/na ... apermaster

Ale nejake info precijen vypadlo:
* neexistuje zadny AVX boost mode
* celkova latence pristupu do pameti Rome je nizsi nez Naples => prumerna pres vsechny node, ne jednotliva
* logicky, featury, co nesly zakomponovat do Zen projektu z casoveho hlediska se dostaly do Zenu2
* zamereni na zlepseni IF s kazdou generaci

[Maor]

To si nemyslím, EPYC jsou dost drahý, maj nízký takty a nejde u nich OC. To je jak kdyby měl Intel rušit HEDT platformu, protože si můžeš koupit Xeona do workstationu

De8auer dělal OC dual EPYCu někam na 4GHz. Je to jen o deskách a biosu.
TR a EPYC jsou na tom cenou podobně, u těch 32c modelů je pak teda vysokohorská přirážka, respektive sleva u TR za ořezání pamětí.

Do domácího serveru jsem chtěl 8C EPYC (při uvedení byl levnější jak 8C TR), ale protože jsem mohl vybírat jen z dvou desek od Supermicro, který nemaj skoro žádný usb, tak jsem radši vzal Ryzen. Přecijen na Ryzenu nějaký ECC taky funguje

[Jan Olšan]

https://www.hardocp.com/news/2018/11/13 ... t_article/

Some news media interpreted a "Zen 2" comment in the press release footnotes to be a specific IPC uplift claim. The data in the footnote represented the performance improvement in a microbenchmark for a specific financial services workload which benefits from both integer and floating point performance improvements and is not intended to quantify the IPC increase a user should expect to see across a wide range of applications.

[Maor]

k čemu je ve financích Floating Point? jsem i myslel, že peníze jsou jen big int

[werygood]

Statistika je plná floating point čísel.

[yuri.cs]

Jako v pripade Zenu, tak zajimave informace unikaji z oficialnich HPC konferenci.

64c Rome - (base?) 2.35GHz
32c Naples 7601 - 2.2GHz base

https://www.anandtech.com/show/13598/am ... at-235-ghz

Pokud se to potvrdi jako base f, tak je to docela bruntal - nejake to IPC, nejake procento frekvence, <2* AVX, 2*jadra.

[del42sa]

https://videocardz.com/79070/amd-ryzen- ... icasso-gpu

[Dolan]

Nieje to skôr all-core boost? Oni by tie CPU už mali mať tak asi vedia vedia o čom hovoria ale skôr ako katalógový údaj by to mohol byť nejaký boost dosiahnuteľný s ich chladením a napájaním... ...čo je pre odhad hrubého výkonu dôležitejšie.

Inak vysvetlenie AMD že drvivá väčšina IT odborníkov (edit. novinárov) nechápe rozdiel medzi IPC a vektorizáciou.
https://www.cnews.cz/amd-architektura-z ... s-samsung/

Ale opět pozor – toto asi neznamená nutně, že Zen 2 nebude mít také pod AVX2 na stejném taktu vyšší spotřebu. Fyzika říká, že by měl mít, širší vektor znamená více uskutečněné práce. V praxi by asi aktivace 256bitových instrukcí stále mohla či možná spíše měla snižovat okamžitou frekvenci čipu.

AMD má úplne inú architektúru ako Intel takže to čo platí u Intelu vôbec nemusí platiť pri AMD.

AMD má jednotky rozdelené na 128b MUL a ADD, nepotrebujú teda 256b FMA na to aby dosiahli 100% utilizáciu, a teda 100% spotrebu. V prípade že ZEN dostane 256b FMA inštrukciu tak ju rozdelí medzi viacero jednotiek, ktorým je teda pridelená jedna a tá istá inštrukcia pre 4 porty, sheduler teda rieši len 1 harazd, namiesto obvyklých 4 (v prípade skalárnych ne-FMA inštrukcií). Takže teoreticky AVX2/AVX512 práveže šetrí energiu. (A to bola pôvodná myšlienka vektorov v CPU => vysoké FLOPS zdarma).

Intel má zavesenú celú 256b (512b v AVX512) FMA FPU na jednom porte. V skalárnom kóde sa využíva len 64b a zvyšok je vypnutý. Peak nastane len pri príchode AVX2/FMA inštrukcie pretože sa fyzicky musí zapnúť časť FPU, zakaždým musí nastať nejaká inicializácia a určite vypínajú aj časti registrov a L/S portov.

Takže preto Intel musí mať AVX offset a AMD nie, žiaden zázrak v tom nieje.

[yuri.cs]

Ohledne te frekvence tezko rict. 32c Zen boostuje na 2.7GHz.